

AMBA[®] AXI[™]和 ACE[™]協議 規格

AXI3[™] ,AXI4[™] ,和 AXI4-Lite[™]
ACE 和 ACE-Lite[™]



AMBA AXI 和 ACE 協定規範

AXI3、AXI4 和 AXI4-Lite
ACE 和 ACE-Lite

版權所有 © 2003、2004、2010、2011、2013 ARM。保留所有權利。

發布訊息

本規範已作如下修改。

更改歷史記錄			
日期	保密性問題		改變
2003年6月16日	—	非機密	首發版
2004年3月19日	B	非機密	AXI規範v1.0首次發布
2010年3月3日	C	非機密	AXI規範v2.0首次發布
2011年6月3日	D-2c	非機密	AMBA AXI 和 ACE 協議規範公開測試版草案
2011年10月28日	D	非機密	AMBA AXI 和 ACE 協議規格首次發布
2013年2月22日	E	非機密	AMBA AXI 和 ACE 協定規格第二版

本文檔的 B 期和 C 期包含了 AXI 規格版本 v1.0 和 v2.0。為了避免與 AXI 版本 AXI3 和 AXI4 混淆，這些版本號已停用。

所有權聲明

本專有權聲明中另有說明的文字和標誌均[®]或[™]。除另有規定外，均為ARM在歐盟和其他國家的註冊商標或商標。
為其各自所有者的商標。本文提及的其他品牌和名稱可能是其各自所有者的商標。

未經版權所有者事先書面許可，不得以任何形式改編或複製本文檔中包含的全部或任何部分資訊或本文檔中所述的產品。

本文檔所述產品會持續進行開發與改進。本文檔中所包含的所有產品詳情及其使用方法均由ARM公司本著誠信原則提供。但是，所有明示或暗示的保證，包括但不限於適銷性或特定用途適用性的暗示保證，均不予提供。

本文件僅旨在幫助讀者使用產品。ARM 對因使用本文件中的任何資訊、此類資訊中的任何錯誤或遺漏，或因不當使用產品而導致的任何損失或損害概不負責。

文中提及的 ARM 指的是「ARM 或其任何子公司（視情況而定）」。

ARM AMBA 規格許可

本最終使用者授權協議（「授權」）是您（個人或法人實體）與 ARM 有限公司（「ARM」）之間就使用本授權所附相關 AMBA 規範而達成的法律協議。ARM 僅願意授權相關規範。

您同意接受本授權協議中的所有條款，方可使用AMBA規範。
點擊「我同意」或以其他方式使用或複製相關的AMBA規範，即表示您同意本條款。
表明您同意受本授權協議所有條款的約束。如果您不同意，請勿繼續使用本授權協議。
根據本授權條款，ARM 不願意向您授予相關的 AMBA 規範授權。
您不得使用或複製相關的AMBA規範，並且您應該立即...
將相關的 AMBA 規範傳回給 ARM。

「被授權人」指您和您的子公司。

如果您是單一實體，「子公司」是指您現在或將來直接或間接擁有或控制其多數表決權股份的任何公司。一家公司僅在您擁有或控制該公司期間才屬於子公司。

1. 在遵守第2、3和4條規定的前提下，ARM特此授予被授權人永久的、非獨佔的、不可轉讓的、免版稅、全球許可：

(i)使用和複製相關的 AMBA 規範，以開發和擁有符合相關 AMBA 規範的產品；

(ii)製造或委託製造的產品。如果：(a)是由被許可方根據第1(i)條授予的許可而製造或為其製造的產品；或 (b)包含由第三方根據ARM根據該第三方ARM AMBA規範許可第1(i)條授予的許可而製造的產品；以及

(三)要約出售、出售、供應或以其他方式分銷以下產品：(a)由被授權人根據第 1(i) 條授予的授權而創建或為其創建的產品；或 (b)由被授權人根據第 1(ii) 條授予的授權而製造或為其製造的產品。

2. 被授權人特此同意，第 1 條授予的許可受下列限制：

(i)如果根據第 1(i) 條創建的產品是包含 CPU 的集成電路，則：(a)該 CPU 只能在獲得 ARM 的許可後製造；或 (b)該 CPU 既不實質上符合 ARM 不時許可的 ARM 指令集，也不作為符合 ARM 指令集的指令集進行銷售；

(二)第1 (三)款授予的許可不得延伸至產品本身不符合相關AMBA規範的任何部分或功能；

(三)被授權人無權轉授本協議授予被授權人的權利。

3. 除依第1條明確授予的許可外，被授權人不取得任何ARM技術或其中包含的任何智慧財產權的任何權利、所有權或權益。在任何情況下，根據第1條授予的許可均不得...

被解釋為明示或暗示地授予被授權人使用任何 ARM 技術的許可，但相關的 AMBA 規範除外。

4. 相關的 AMBA 規範以「現況」提供，不提供任何明示、暗示或法定保證，包括但不限於任何關於品質滿意度、適銷性、不侵權或特定用途適用性的保證。

5. 根據第1條的規定，被授權人未獲得任何明示、默示或其他形式的許可，以使用ARM商號或AMBA商標來推廣相關的AMBA規範或任何基於該規範的產品。第1條的任何內容均不應被解釋為授權被授權人代表ARM就相關的AMBA規範作出任何陳述。

6. 本授權協議將持續有效，直至您或ARM終止。若被授權人違反本授權協議的任何條款與條件，ARM可在向您發出書面通知後立即終止本授權協議，且不影響其任何其他權利。您可隨時終止本授權協議。本授權協議到期或由您或ARM終止後，被授權人應停止使用相關的AMBA規範，並銷毀其持有的所有相關AMBA規範副本以及所有文件和相關資料。本授權協議到期或終止後，以下條款將不再適用：

第 6 條和第 7 條繼續有效。

7. 本協議的有效性、解釋和履行應受英國法律管轄。

ARM 合約參考：LEC-PRE-00490-V4.0 ARM AMBA 規範許可。

保密狀態

本文件為非保密文件。使用、複製和揭露本文件的權利可能受限於ARM與接收本文件的當事人之間簽訂的協議條款所規定的授權限制。

產品狀態

本文檔中的資訊為最終訊息，即針對已開發完成的產品。

網址

<http://www.arm.com>

內容

AMBA AXI 和 ACE 協定規格 AXI3，
AXI4、AXI4-Lite ACE 與 ACE-Lite

前言

關於本規範..... xii
使用此規格..... xiii
慣例..... xv
延伸閱讀..... xvii
回饋..... xviii

A 部分

AMBA AXI3 和 AXI4 協定規範

A1章

介紹
A1.1 關於 AXI 協定 A1-22
A1.2 AXI 修訂版..... A1-23
A1.3 AXI架構..... A1-24
A1.4 名詞..... A1-27

A2章

信號描述
A2.1 全域訊號 A2-30
A2.2 寫入位址通道訊號..... A2-31
A2.3 寫入資料通道訊號..... A2-32
A2.4 寫入回應通道訊號..... A2-33
A2.5 讀取位址頻道訊號..... A2-34
A2.6 讀取資料通道訊號..... A2-35
A2.7 低功耗介面訊號..... A2-36

A3章	單接口要求
	A3.1 時鐘與重設..... A3-38
	A3.2 基本讀寫事務..... A3-39
	A3.3 各通道之間的關係..... A3-42
	A3.4 交易架構..... A3-46
A4章	交易屬性
	A4.1 交易類型與屬性..... A4-60
	A4.2 AXI3 記憶體屬性訊號..... A4-61
	A4.3 AXI4 對記憶體屬性訊號的變化..... A4-62
	A4.4 記憶體類型..... A4-67
	A4.5 記憶體屬性不符..... A4-71
	A4.6 事務緩衝..... A4-72
	A4.7 存取權限..... A4-73
	A4.8 遺留問題考量..... A4-74
	A4.9 使用範例..... A4-75
A5章	多筆交易
	A5.1 AXI 事務標識符..... A5-78
	A5.2 交易 ID A5-79
	A5.3 交易順序..... A5-80
	A5.4 移除寫入交錯支援..... A5-83
A6章	AXI4 排序模型
	A6.1 排序模型的定義..... A6-86
	A6.2 主訂購..... A6-87
	A6.3 互連線訂購..... A6-88
	A6.4 由屬排序..... A6-89
	A6.5 到達最終目的地前的回應..... A6-90
	A6.6 有序寫入觀察..... A6-91
A7章	原子訪問
	A7.1 單拷貝原子大小..... A7-94
	A7.2 專屬權限..... A7-96
	A7.3 鎖定存取..... A7-99
	A7.4 原子接取訊號..... A7-100
A8章	AXI4 附加訊號
	A8.1 QoS 訊號..... A8-102
	A8.2 多區域訊號傳導..... A8-103
	A8.3 使用者自訂訊號..... A8-104
A9章	低功耗介面
	A9.1 關於低功耗介面..... A9-106
	A9.2 低功耗時脈控制..... A9-107
A10章	預設訊號和互通性
	A10.1 互通原則..... A10-114
	A10.2 主要介面類別..... A10-115
	A10.3 預設訊號值..... A10-116
B 部分	AMBA AXI4-Lite 介面規範
B1章	AMBA AXI4-Lite
	B1.1 AXI4-Lite 的定義..... B1-126
	B1.2 互通性..... B1-128

B1.3 定義的轉換機制 B1-129

B1.4 轉換、保護與偵測..... B1-131

C 部分

ACE協議規範

C1章	關於ACE
	C1.1 一致性概述..... C1-136
	C1.2 協定概述..... C1-138
	C1.3 頻道概述..... C1-141
	C1.4 交易概述..... C1-146
	C1.5 交易處理..... C1-150
	C1.6 ACE規格所需的概念..... C1-151
	C1.7 協定錯誤..... C1-154
C2章	信號描述
	C2.1 現有 AXI4 頻道的變更..... C2-156
	C2.2 ACE定義的其他頻道..... C2-157
	C2.3 ACE定義的額外回應訊號和訊號需求..... C2-159
C3章	頻道訊號
	C3.1 讀寫位址頻道訊號..... C3-162
	C3.2 讀取資料通道訊號..... C3-172
	C3.3 讀取確認訊號..... C3-175
	C3.4 寫入回應通道訊號..... C3-176
	C3.5 寫入確認訊號..... C3-177
	C3.6 窺探地址頻道訊號..... C3-178
	C3.7 Snoop回應通道訊號..... C3-181
	C3.8 探聽資料頻道訊號..... C3-185
	C3.9 Snoop 通道依賴關係..... C3-187
C4章	讀取位址和寫入位址通道上的一致性事務
	C4.1 關於啟蒙大師..... C4-190
	C4.2 關於窺探過濾..... C4-193
	C4.3 不同事務中的狀態變更..... C4-194
	C4.4 狀態變更描述 C4-196
	C4.5 讀取事務 C4-197
	C4.6 清潔交易..... C4-203
	C4.7 進行交易..... C4-206
	C4.8 寫入事務..... C4-208
	C4.9 驅逐交易..... C4-213
	C4.10 處理重疊寫入事務..... C4-214
C5章	Snoop交易
	C5.1 將一致性運算對應到窺探運算..... C5-218
	C5.2 窺探交易的一般要求..... C5-221
	C5.3 窺探交易..... C5-227
C6章	互連要求
	C6.1 關於互連要求..... C6-234
	C6.2 事務排序..... C6-235
	C6.3 發出窺探交易..... C6-238
	C6.4 來自互連的事務回應..... C6-241
	C6.5 與主記憶的交互作用 C6-243
	C6.6 其他要求 C6-246
	C6.7 互通性考量..... C6-248

C7章	快取維護 C7.1 ARCACHE 與 ARDOMAIN 要求..... C7-252 C7.2 其他快取維護注意事項..... C7-253
C8章	障礙交易 C8.1 關於障礙交易..... C8-258 C8.2 障礙交易訊號..... C8-259 C8.3 障礙反應與領域邊界..... C8-261 C8.4 屏障要求..... C8-264
C9章	獨家訪問權限 C9.1 關於專屬存取權..... C9-270 C9.2 主控角色..... C9-271 C9.3 互連的作用 C9-273 C9.4 多個互斥執行緒..... C9-276 C9.5 來自 AXI 元件的獨佔存取..... C9-277 C9.6 交易要求..... C9-278
C10章	可選的外部窺探過濾 C10.1 關於外部窺探過濾..... C10-280 C10.2 支援窺探過濾器的主要要求..... C10-282 C10.3 外部窺探濾波器需求..... C10-283
C11章	ACE-Lite C11.1 關於 ACE-Lite C11-286 C11.2 ACE-Lite 訊號需求..... C11-287
C12章	分散式虛擬記憶體事務 C12.1 關於DVM交易..... C12-290 C12.2 同步訊息 C12-291 C12.3 DVM 事務處理流程與規則..... C12-292 C12.4 ARMv7 和 ARMv8 的 DVM 訊息支援..... C12-294 C12.5 實體與虛擬位址空間大小..... C12-296 C12.6 DVMv7 與 DVMv8 位址空間..... C12-297 C12.7 DVM 事務格式..... C12-299 C12.8 DVM 交易限制..... C12-301 C12.9 DVM 操作..... C12-302 C12.10 DVMv7 與 DVMv8 轉換..... C12-310
C13章	介面控制 C13.1 關於介面控制訊號..... C13-312
C14章	整體設計建議 C14.1 建議的設計限制..... C14-314
D 部分	附錄
附錄A	交易命名 A.1 完整和部分快取行寫入事務命名..... AppxA-318
附錄B	加速器相干連接埠介面限制 B.1 ACP介面要求..... AppxB-320

附錄C

修訂

詞彙表

內容

前言

本前言介紹了AMBA AXI和ACE協定規範。它包含以下幾個部分：

- [關於本規範，請參閱第十二頁。](#)
- [使用第 xiii 頁的規範](#)
- [第十五頁的慣例](#)
- [請參閱第十七頁的補充閱讀資料](#)
- [關於第十八頁的回饋。](#)

關於本規格

- 本規範描述了：
- AMBA 3 AXI 協定版本，簡稱 AXI3。
 - AMBA 4 AXI 協定版本分別稱為 AXI4 和 AXI4-Lite。
 - AMBA 4 協定版本稱為 ACE 和 ACE-Lite。

目標受眾

本規範是為希望熟悉高級微控制器匯流排架構(AMBA) 並設計與高級可擴展介面(AXI) 協定相容的系統和模組的硬體和軟體工程師編寫的。

使用此規範

本規範中的資訊按以下部分進行組織：

A 部分，AMBA AXI3 和 AXI4 協定規範

A 部分介紹了 AMBA AXI 協定規範的 AXI3 和 AXI4 版本。它包含以下章節：

[第一章引言](#)

閱讀本文可了解 AXI 架構以及本規範中所使用的術語。

[A2 章訊號描述](#)

請閱讀本文，以了解 AXI3 和 AXI4 協定所使用的訊號。

[A3 章單介面要求](#)

請閱讀本文，以了解主設備和從設備之間基本的 AXI 協定事務要求。

[A4章交易屬性](#)

請閱讀本文，以了解支援系統拓撲和系統層級快取的 AXI 協定和訊號傳遞的說明。

[A5 章多筆交易](#)

請閱讀本文，以了解支援亂序交易完成和發行多個未結帳位址的 AXI 協議和訊號的說明。

[A6章AXI4排序模型](#)

請閱讀本文以了解 AXI4 排序模型的說明。

[A7章原子訪問](#)

請閱讀本文，了解支持原子存取的機制。

[A8 章AXI4 附加訊號](#)

請閱讀本文，以了解 AXI4 中引入的用於擴展 AXI 介面應用範圍的附加訊號。

[A9 章低功耗接口](#)

請閱讀以下內容，以了解支援低功耗運作的控制介面的說明。

[A10 章預設訊號與互通性](#)

請閱讀本文，以了解使用簡化 AXI 訊號集的介面的互通性。

B 部分，AMBA AXI4-Lite 介面規範

B 部分介紹了 AMBA AXI4-Lite。它包含以下章節：

[B1章AMBA AXI4-Lite](#)

閱讀本文，了解 AXI4-Lite 的說明，它為不需要 AXI4 全部功能的系統提供了一個更簡單的控制暫存器式介面。

C 部分，ACE 協定規範

C 部分描述了 ACE 協定。它包含以下章節：

C1 章關於ACE

本章概述了系統級一致性以及AXI 一致性擴展(ACE) 協定的架構。

C2 章訊號描述

本章介紹其他 ACE 介面訊號。

C3頻道訊號

本章介紹ACE介面的基本頻道訊號要求。

C4 章讀取位址和寫入位址通道上的一致性事務

本章描述了在讀取位址通道和寫入位址通道上發起的交易。

C5章窺探交易

本章描述了在窺探地址通道上看到的窺探交易。

C6 章互連要求

本章介紹ACE互連要求。

C7 章快取維護

本章介紹 ACE 快取維護操作。

C8障礙交易

本章介紹 ACE 記憶體和同步屏障事務。

C9 章獨家訪問權限

本章介紹 ACE 對共享記憶體的獨佔存取。

C10 章可選的外部窺探濾波

本章介紹如何在 ACE 系統中使用外部窺探濾波器。

C11 章ACE-Lite

本章介紹 ACE-Lite 介面。

C12 章分散式虛擬記憶體事務

本章介紹分散式虛擬記憶體 (DVM)事務。

C13 章介面控制

本章介紹可用於設定 ACE 介面的選用訊號。

D 部分，附錄

本規範包含以下附錄：

附錄A交易名稱

本附錄定義了完整快取行寫入交易和部分快取行寫入交易的命名方案。

附錄 B加速器相干連接埠介面限制

本附錄定義了 ACE-Lite 協定的一個子集。

附錄C修訂

本附錄描述了本規範各版本之間的技術變更。

公約

以下各節描述了本規範可以使用的約定：

- [排版慣例](#)
- [時序圖](#)
- [第十六頁的訊號](#)
- [第十六頁上的數字](#)

排版慣例


排版規範如下：

斜體	突出重點註釋，介紹特殊術語，並標明內部交叉引用和引文。
大膽的	表示訊號名稱，並在適當情況下用於描述清單中的術語。
等寬字體	用於彙編語言語法描述、偽代碼和原始程式碼範例。 也用於正文中的教學記憶技巧和對其他項目的引用 出現在組合語言語法描述、偽代碼和原始碼範例中。
小寫字母	用於一些具有特定技術含義的術語。

時序圖

名為「[時序圖約定圖例](#)」的圖解釋了時序圖中使用的各種元件。如有變化，則會以清晰的標籤加以說明。您不得對圖中未明確標明的任何時序資訊進行假設。

陰影區域內的母線和訊號區域未定義，因此母線或訊號在此時可以取陰影區域內的任何值。實際電平並不重要，也不會影響正常運作。



時序圖約定要點

時序圖有時會將單一位元訊號同時顯示為高電位和低電平，其形式類似於[時序圖約定中所示的匯流排變化](#)。如果時序圖以這種方式顯示單一位元訊號，則其值不影響相應的描述。

信號約定如下：

訊號電平

有效訊號的電平取決於該訊號是高電平有效還是低電平有效。有效是指：

- 高電平有效訊號
- 低電位有效訊號。

小寫字母 n

訊號名稱的開頭或結尾表示低電位有效訊號。

數位

數字通常用十進位表示。二進制數以0b開頭，十六進制數以0x 開頭。兩者都使用等寬字體書寫。

延伸閱讀

本節列出了 ARM 的相關出版品。

請造訪資訊中心<http://infocenter.arm.com>以取得 ARM 文件。

ARM出版品

- AMBA APB 協定規範 (ARM IHI 0024)
- AMBA 4 AXI4-Stream 協定規範 (ARM IHI 0051)
- ARM 架構參考手冊，ARMv7-A 和 ARMv7-R 版 (ARM DDI 0406)
- ARMv7-M 架構參考手冊 (ARM DDI 0403)
- ARMv6-M 架構參考手冊 (ARM DDI 0419)。

前言
回饋

回饋

ARM歡迎各方對其文件提出回饋意見。

關於此規範的回饋

如果您對本規範的內容有任何意見，請發送電子郵件至errata@arm.com。請提供：

- 標題：AMBA AXI 和 ACE 協定規格 AXI3、AXI4 和 AXI4-Lite ACE 和 ACE-Lite
- 編號為 ARM IHI 0022E
- 您的評論適用的頁碼
- 對您的評論做一個簡潔的解釋。

ARM 也歡迎對新增功能和改進提出一般性建議。

A 部分

AMBA AXI3 和 AXI4 協定規範

A1章 介紹

本章介紹 AXI 協定的架構以及本規範中所使用的術語。本章包含以下幾個部分：

- [關於 AXI 協議，請參閱 A1-22 頁。](#)
- [AXI 修訂版請見 A1-23 頁](#)
- [AXI 架構，見 A1-24 頁](#)
- [A1-27 頁上的術語。](#)

A1.1 關於 AXI 協議

AMBA AXI 協定支援高效能、高頻系統設計。

AXI協定：

- 適用於高頻寬和低延遲設計
- 無需使用複雜的橋式整流器即可實現高頻運行
- 滿足多種組件的介面要求
- 適用於初始存取延遲較高的記憶體控制器
- 為互連架構的實作提供了彈性
- 向後相容現有的 AHB 和 APB 介面。

AXI協定的主要特點是：

- 分離的位址/控制階段和資料階段
- 支援使用位元組選通訊號進行非對齊資料傳輸
- 使用基於突發的交易，僅發行起始位址。
- 獨立的讀寫資料通道，可提供低成本的直接記憶體存取（DMA）
- 支援發行多個未結地址
- 支援亂序交易完成
- 允許輕鬆新增暫存器級以提供時序閉合。

AXI 協定包含用於低功耗運行的訊號傳輸的可選擴展。

AXI 協定包含 AXI4-Lite 規範，它是 AXI4 的子集，用於與元件內部更簡單的控制暫存器式介面進行通訊。參見[AMBA AXI4-Lite章節（B1）](#)。

A1.2 AXI 修訂

本文檔的早期版本描述了AMBA AXI協議規範的早期版本。特別是，本文檔的B版描述了現在稱為AXI3的版本。

C 版本增加了一個名為 AXI4 的擴展協議版本的定義，以及一個名為 AXI4-Lite 的新接口，該接口為不需要 AXI4 全部功能的應用提供了一個更簡單的控制寄存器接口。

D 期整合了 C 期中分別提出的 AXI3 和 AXI4 的定義。

問題 E 補充了說明、建議並規定了新的功能。為了保持相容性，新功能透過屬性來聲明。如果未聲明屬性，則該屬性被視為 False。

表 A1-1總結了新屬性以及未聲明值的組件的預設值。

表 A1-1 指定系統能力的屬性

財產	描述	預設
Ordered_Write_Observation	改進了對生產者/消費者排序模型的支援。請參閱 Ordered write 。 A6-91頁的觀察	錯誤的
多重複製原子性	支援多副本原子性。請參閱 A7-95 頁的「多重副本寫入原子性」 。	錯誤的

筆記

本文檔之前的某些版本標題包含版本號。此版本號並非指AXI協定的版本。

A1.3 AXI 架構

AXI 協定是基於突發傳輸，並定義了以下獨立的事務通道：

- 讀取位址
- 讀取數據
- 寫入位址
- 寫入數據
- 請寫出回覆。

地址通道承載控制訊息，用於描述待傳輸資料的性質。資料在主設備和從設備之間透過以下兩種方式之一傳輸：

- 用於將資料從主設備傳輸到從設備的寫入資料通道。在寫入事務中，從設備使用寫入回應通道，向主控端發出傳送完成的訊號。
- 用於將資料從從設備傳輸到主設備的讀取資料通道。

AXI 協定：

- 允許在實際資料傳輸之前發布地址資訊。
- 支援多個未完成的交易，支援交易亂序完成。

圖 A1-1 顯示了讀取事務如何使用讀取位址和讀取資料通道。




圖 A1-1 讀取通道架構

圖 A1-2 顯示了寫入事務如何使用寫入位址、寫入資料和寫入回應通道。




圖 A1-2 寫入通道架構

A1.3.1 頻道定義

每個獨立通道都包含一組資訊訊號以及VALID和READY訊號，這些訊號提供雙向握手機制。請參閱A3-39 頁的「基本讀寫事務」。

資訊來源使用VALID訊號來指示頻道上何時有有效的位址、資料或控制資訊。目標使用READY訊號來指示何時可以接收訊息。讀取資料通道和寫入資料通道都包含一個LAST訊號，用於指示事務中最後一個資料項的傳輸。

讀寫地址通道

讀寫交易各自擁有獨立的位址通道。相應的地址通道承載著交易所需的所有地址和控制資訊。

讀取資料通道

讀取資料通道將讀取資料和讀取回應資訊從從設備傳輸到主設備，它包括：

- 資料匯流排的寬度可以是 8、16、32、64、128、256、512 或 1024 位元。
- 讀取回應訊號，指示讀取事務的完成狀態。

寫入資料通道

寫入資料通道將寫入資料從主設備傳輸到從設備，它包括：

- 資料匯流排的寬度可以是 8、16、32、64、128、256、512 或 1024 位元。
- 每八個通道資料位元發出一個位元組選通訊號，指示哪些資料位元組是有效的。

寫入資料通道資訊始終被視為已緩衝，因此主設備可以執行寫入事務而無需從設備確認先前的寫入事務。

寫入響應通道

從設備使用寫入回應通道來回應寫事務。所有寫入事務都需要在寫入回應通道上發送完成訊號。

如圖A1-24 頁的圖 A1-2所示，只有完成的交易才會發出完成訊號，而不是交易中的每次資料傳輸都會發出完成訊號。

A1.3.2 介面和互連

如圖 A1-3所示，一個典型的系統由多個主設備和從設備以某種互連方式連接在一起。



圖 A1-3 介面與互連

AXI協定為以下介面提供了一個統一的介面定義：

- 主控端與互連端之間
- 從設備和互連設備之間
- 介於主人和奴隸之間。

此介面定義支援多種不同的互連實作方式。

筆記

設備之間的互連相當於另一個具有對稱主從連接埠的設備，可以將真正的主設備和從設備連接到該設備。

典型的系統拓模結構

大多數系統採用以下三種互連拓模結構之一：

- 共享位址和資料匯流排
- 共享位址匯流排和多個資料匯流排
- 多層結構，具有多個位址和資料匯流排。

在大多數系統中，位址通道的頻寬需求遠小於資料通道的頻寬需求。這類系統可以透過使用共用位址匯流排和多條資料匯流排來實現平行資料傳輸，在系統效能和互連複雜性之間取得良好的平衡。

A1.3.3 註冊切片

每個 AXI 通道僅單向傳輸訊息，且該架構不要求通道之間存在任何固定關係。這意味著幾乎可以在任何通道的任意位置插入暫存器切片，代價是會增加一個時脈週期的延遲。

筆記

這使得以下情況成為可能：

- 延遲週期與最大操作頻率之間的權衡
- 處理器與高效能記憶體之間建立直接、快速的連接，但使用簡單的暫存器切片來隔離到效能要求不高的外圍設備的較長路徑。

A1.4 術語

本節概述了本規範中使用的術語，這些術語在[詞彙表](#)或其他地方有定義。本節中列出的術語如適用，會連結到對應的術語表定義。

A1.4.1 AXI組件和拓撲

以下術語用於描述 AXI 元件：

- [成分](#)。
- [主組件](#)。
- [從屬組件](#)。從屬元件包括[記憶體從屬元件](#)和[周邊設備從屬元件](#)。
- [互連組件](#)。

對於特定的 AXI 事務，[上游](#)和[下游](#)指的是 AXI 元件在 AXI 拓撲中的相對位置。

A1.4.2 AXI 事務和記憶體類型

當 AXI 主設備啟動 AXI 操作，目標設備為 AXI 從設備時：

- AXI 總線上所需的全部操作構成了 [AXI事務](#)。
- 所有必需的有效載荷資料均以 AXI[突發](#)傳輸方式傳輸。
- 突發傳輸可以包含多次資料傳輸，即 AXI [Beats](#)。

A1.4.3 快取和快取操作

本規範未定義標準快取術語，該術語在任何快取參考著作中均有定義。但是，[快取](#)和[快取線](#)的術語表條目闡明了這些術語在本文檔中的使用方式。

A1.4.4 時間描述

AXI規範使用了「[及時地](#)」這個術語。

A2章 信號描述

本章介紹 AXI 介面訊號。大多數訊號在 AXI3 和 AXI4 協定實作中都是必需的。訊號總表列出了例外情況。本章包含以下幾個部分：

- [A2-30頁上的全球訊號](#)
- [請在 A2-31 頁寫出地址頻道訊號](#)
- [請在 A2-32 頁寫出資料通道訊號](#)
- [請在 A2-33 頁寫出回應通道訊號](#)
- [請閱讀A2-34頁的地址頻道訊號](#)
- [請閱讀A2-35頁的資料通道訊號](#)
- [A2-36 頁上的低功耗介面訊號。](#)

後續章節將定義訊號參數和用途。

A2.1 全球訊號

表A2-1列出了全域AXI訊號。這些訊號供AXI3和AXI4協定使用。

表 A2-1 全球訊號

訊號	來源	描述
時鐘	時鐘來源	全域時鐘訊號。請參閱A3-38頁的“時鐘”部分。
ARESETn	重設來源	全域重設訊號。低電位有效。請參閱A3-38 頁的「重設」部分。

所有訊號均在全域時脈的上升沿進行取樣。

A2.2 寫入地址通道訊號

表 A2-2顯示了 AXI 寫入位址通道訊號。除非另有說明，否則 AXI3 和 AXI4 使用相同的訊號。

表 A2-2 寫入位址通道訊號

訊號	來源描述	
艾維德	掌握	寫入位址 ID。此訊號是寫入位址訊號組的識別標籤。請參閱A5-79 頁的事務 ID。
AWADDR主控		寫入位址。寫入位址給出寫入突發事務中第一次傳輸的位址。請參閱A3-46 頁的位址結構。
奧倫	掌握	突發長度。突發長度表示一次突發傳輸中所包含的確切傳輸次數。此資訊決定了與該位址關聯的資料傳輸次數。 AXI3 和 AXI4 之間的差異有所不同。請參閱A3-46 頁的「突發長度」部分。
AWSIZE	掌握	突發大小。此訊號指示突發傳輸中每次傳輸的大小。請參閱突發大小。見A3-47頁。
AWBURST大師		突發傳輸類型。突發傳輸類型和大小資訊決定了突發傳輸中每次傳輸的位址計算方式。請參閱A3-47 頁的「突發傳輸類型」。
AWLOCK主鎖類型		提供有關原子特徵的附加信息 傳輸方式有所不同，AXI3 和 AXI4 之間存在差異。 請參閱A7-99 頁的「鎖定存取權限」。
AWCACHE主記憶體類型		此訊號指示事務進展所需的條件。 透過系統。請參閱A4-67 頁的記憶體類型。
AWPROT Master		保護類型。此訊號指示事務的權限和安全級別，以及事務是資料存取還是指令存取。 請參閱A4-73 頁的存取權限。
AWQOS	掌握	服務品質 (QoS)。每次寫入事務發送的 QoS 標識符。 僅在 AXI4 中實作。請參閱A8-102 頁的QoS 訊號。
AWREGION大師		區域標識符。允許從設備上的單一實體介面用於多個邏輯介面。 僅在 AXI4 中實作。請參閱A8-103 頁的多區域訊號傳輸部分。
AWUSER大師		用戶信號。寫入地址通道中可選的用戶自訂訊號。 僅在 AXI4 中支援。請參閱A8-104 頁的使用者自訂訊號。
AWVALID主控		寫入位址有效。此訊號表示通道正在發送有效的寫入位址和控制訊息。請參閱A3-40 頁的「頻道握手訊號」。
奴隸		地址寫入就緒。此訊號表示從設備已準備好接收位址及相關控制訊號。請參閱A3-40 頁的「頻道握手訊號」。

A2.3 寫入資料通道訊號

表 A2-3顯示了 AXI 寫入資料通道訊號。除非另有說明，否則 AXI3 和 AXI4 使用相同的訊號。

表 A2-3 寫入資料通道訊號		
訊號	來源描述	
西德	掌握	寫入 ID 標籤。此訊號是寫入資料傳輸的 ID 標籤。僅在 AXI3 中支援。 請參閱A5-79 頁上的交易 ID。
WDATA主控	寫入資料。	
WSTRB大師	寫選通信號。此訊號指示哪些位元組通道包含有效資料。寫入資料匯流排每 8 位元對應一個寫選通位元。請參閱A3-52 頁的「寫入選通」部分。	
WLAST大師	最後寫入。此訊號指示寫入突發中的最後一次傳輸。請參閱“寫入資料通道”。 見A3-41頁。	
WUSER主控	用戶信號。寫入資料通道中可選的用戶自訂訊號。 僅在 AXI4 中支援。請參閱A8-104 頁的使用者自訂訊號。	
WVALID主控	寫入有效。此訊號表示有效的寫入資料和選通訊號可用。請參閱A3-40 頁的「頻道握手訊號」。	
準備好的奴隸	寫入就緒。此訊號表示從設備可以接收寫入資料。請參閱A3-40 頁的「頻道握手訊號」。	

A2.4 寫入響應通道訊號

表 A2-4顯示了 AXI 寫入響應通道訊號。除非另有說明，否則 AXI3 和 AXI4 使用相同的訊號。

表 A2-4 寫出響應通道訊號

訊號	來源描述
出價	奴隸 響應 ID 標籤。此訊號是寫入回應的 ID 標籤。請參閱A5-79 頁的事務 ID。
BRESP奴隸	寫入響應。此訊號指示寫入事務的狀態。請參閱A3-57 頁的讀寫回應結構。
BUSER從屬設備	用戶信號。寫入回應通道中可選的用戶自訂訊號。僅在 AXI4 中支援。請參閱A8-104 頁的使用者自訂訊號。
有效從屬設備	寫入響應有效。此訊號表示頻道正在發出有效的寫入回應。請參閱A3-40 頁的「頻道握手訊號」。
麵包大師	響應已準備就緒。此訊號表示主設備可以接收寫入回應。請參閱A3-40 頁的「頻道握手訊號」。

A2.5 讀取地址通道訊號

表 A2-5顯示了 AXI 讀取位址通道訊號。除非另有說明，否則 AXI3 和 AXI4 使用相同的訊號。

表 A2-5 讀取位址通道訊號

訊號	來源描述	
乾旱	主讀取地址 ID。此訊號是讀取位址訊號組的識別標籤。請參閱A5-79 頁的事務 ID。	
ARADDR主讀取位址。讀取位址給出讀取突發事務中第一次傳輸的位址。請參閱A3-46 頁的位址結構。		
阿倫	掌握	突發長度。此訊號指示突發傳輸的確切次數。AXI3 和 AXI4 的此值有所不同。請參閱A3-46 頁的「突發長度」部分。
阿爾塞茲	掌握	突發傳輸大小。此訊號指示突發傳輸中每次傳輸的大小。請參閱A3-47 頁的「突發傳輸大小」。
爆裂大師		突發傳輸類型。突發傳輸類型和大小資訊決定了突發傳輸中每次傳輸的位址計算方式。請參閱A3-47 頁的「突發傳輸類型」。
ARLOCK主鎖定類型。此訊號提供有關傳輸原子特性的附加資訊。此訊號在 AXI3 和 AXI4 之間有所不同。請參閱A7-99 頁的「鎖定存取」。		
ARCACHE主記憶體類型。此訊號指示事務如何在系統中順利進行。請參閱A4-67 頁的「記憶體類型」。		
ARPROT主控		保護類型。此訊號指示事務的權限和安全級別，以及事務是資料存取還是指令存取。請參閱“訪問”部分。 A4-73頁上的權限。
ARQOS	掌握	服務品質 (QoS)。每次讀取事務都會傳送 QoS 識別碼。僅在 AXI4 中實作。請參閱A8-102 頁的QoS 訊號。
區域主控		區域標識符。允許從設備上的單一實體介面用於多個邏輯介面。僅在 AXI4 中實作。請參閱A8-103 頁的「多區域訊號」。
槍手	掌握	用戶信號。讀取地址通道中可選的用戶自訂訊號。 僅在 AXI4 中支援。請參閱A8-104 頁的使用者自訂訊號。
ARVALID主讀取位址有效。此訊號表示通道正在發送有效的讀取位址和控制訊息。請參閱A3-40 頁的「頻道握手訊號」。		
奴隸		地址讀取就緒。此訊號表示從設備已準備好接收位址及相關控制訊號。請參閱A3-40 頁的「頻道握手訊號」。

A2.6 讀取資料通道訊號

表 A2-6顯示了 AXI 讀取資料通道訊號。除非另有說明，否則 AXI3 和 AXI4 使用相同的訊號。

表 A2-6 讀取資料通道訊號		
訊號	來源描述	
放射免疫學	奴隸	讀取 ID 標籤。此訊號是從站產生的讀取資料訊號組的識別標籤。請參閱A5-79 頁的事務 ID。
RDATA從站	讀取資料。	
RRESP從屬	讀取響應。此訊號指示讀取傳輸的狀態。請參閱A3-57 頁的讀寫回應結構。	
RLAST從屬	讀取最後一步。此訊號指示讀取突發中的最後一次傳輸。請參閱A3-41 頁的「讀取資料通道」。	
RUSER奴隸	用戶信號。讀取資料通道中可選的用戶自訂訊號。 僅在 AXI4 中支援。請參閱A8-104 頁的使用者自訂訊號。	
RVALID從屬設備	讀取有效。此訊號表示頻道正在發送所需的讀取資料。請參閱A3-40 頁的「頻道握手訊號」。	
RREADY主設備讀取就緒	此訊號表示主設備可以接收讀取的資料和回應資訊。請參閱A3-40 頁的「頻道握手訊號」。	

A2.7 低功耗介面訊號

表A2-7列出了可選低功耗介面的訊號。這些訊號供AXI3和AXI4協定使用。

表 A2-7 低功耗介面訊號

訊號	來源	描述
CSYSREQ	時脈控制器	系統退出低功耗狀態請求。此訊號是來自系統的請求。 用於使週邊裝置退出低功耗狀態的時脈控制器。請參閱A9-107 頁的「掉電或上電握手」部分。
CSYSACK	週邊設備	退出低功耗狀態確認訊號。此訊號是周邊設備對系統退出低功耗狀態請求的確認。請參閱A9-107 頁的「斷電或上電握手」部分。
CACTIVE	週邊設備	時鐘啟動。此訊號表示週邊設備需要時脈訊號。 請參閱A9-107 頁“所需的外圍時鐘”。

A3章 單接口要求

本章介紹單一主設備和從設備之間 AXI 協定的基本事務要求。本章包含以下幾個部分：

- [A3-38 頁上的時鐘和重置](#)
- [A3-39頁上的基本讀寫事務](#)
- [A3-42頁各通路之間的關係](#)
- [A3-46頁上的交易架構。](#)

A3.1 時鐘和重置

本節描述了實作 AXI 全域時脈和重置訊號ACLK和ARESETn的要求。

A3.1.1 鐘

每個 AXI 元件都使用一個時脈訊號ACLK。所有輸入訊號都在 ACLK 的上升沿進行取樣。所有輸出訊號的變化都必須發生在 ACLK 的上升沿之後。

主從介面的輸入訊號和輸出訊號之間不能存在組合邏輯路徑。

A3.1.2 重置

AXI協定使用單一低電平有效的複位訊號ARESETn。重設訊號可以非同步置位，但重設必須與ACLK的上升沿同步。

重置期間，需滿足以下介面要求：

- 主介面必須將ARVALID、AWVALID和WVALID拉低。
- 從介面必須將RVALID和BVALID拉低。
- 其他所有訊號都可以設定為任意值。

重設後，主設備最早可以開始將ARVALID、AWVALID或WVALID拉高的時間點是ARESETn為高電位之後的ACLK上升沿。[圖 A3-1](#)顯示了重設後ARVALID、AWVALID或WVALID可以被拉高的最早時間點。




圖 A3-1 退出重置

A3.2 基本讀寫交易

本節定義了 AXI 協定事務的基本機制。這些基本機制包括：

- 握手過程
- [A3-40 頁上的頻道訊號要求](#)。

A3.2.1 握手過程

所有五個事務通道都使用相同的VALID/READY握手流程來傳輸位址、資料和控制資訊。這種雙向流量控制機制意味著主設備和從設備都可以控制資訊在主從設備之間傳輸的速率。來源設備產生VALID訊號來指示位址、資料或控制資訊何時可用。目標設備產生READY訊號來指示它可以接收訊息。只有當VALID和READY訊號均為高電位時，才會發生傳輸。

主從介面的輸入訊號和輸出訊號之間不能存在組合邏輯路徑。

[A3-40 頁上的圖 A3-2](#)至圖 A3-4顯示了握手過程的範例。

在圖 A3-2 中，來源在 T1 之後呈現位址、資料或控制訊息，並發出VALID訊號。

目標端在 T2 之後發出READY訊號，源端必須保持其訊息穩定，直到 T3 發生傳輸，此時目標端會辨識到該訊號。




圖 A3-2 有效握手之前 READY 握手

資料來源不能等到READY被斷言後再斷言VALID。

一旦VALID被置位，它必須保持置位狀態，直到握手發生。握手發生在時鐘上升沿，此時VALID被置位。READY和READY都被斷言。

如圖 A3-3所示，在位址、資料或控制資訊生效之前，目標端在 T1 之後置位 READY，表示它可以接收該資訊。來源端提供資訊後，在 T2 之後置位VALID，傳輸在 T3 時發生，此時目標端辨識到 VALID 置位。在這種情況下，傳輸在一個週期內完成。




圖 A3-3 有效握手前的 READY 狀態

允許目標等待VALID被置位後再置位對應的READY。

如果READY被斷言，則允許在VALID被斷言之前取消READY斷言。

如圖A3-4 所示，在 T1 之後，來源端和目標端都顯示它們可以傳輸位址、資料或控制資訊。在這種情況下，傳輸發生在時脈上升沿，即 VALID 和VALID訊號都為真時。可以辨識到READY 狀態。這意味著傳輸在 T2 時發生。




圖 A3-4 有效且具有就緒握手

各個 AXI 協定通道握手機制在[通道訊號要求中進行了描述](#)。

A3.2.2 頻道訊號要求

以下各節定義了每個頻道的握手訊號和握手規則：

- [頻道握手訊號](#)
- [寫入位址通道](#)
- [請在 A3-41 頁寫入資料通道](#)
- [請於A3-41頁填寫回覆管道](#)
- [請閱讀A3-41頁的地址頻道](#)
- [請閱讀A3-41頁的資料通道](#)。

頻道握手訊號

每個頻道都有其自身的VALID/READY握手訊號對。表 A3-1顯示了每個通道的訊號。

表 A3-1 交易頻道握手對	
交易頻道握手對	
寫入位址通道	AWVALID、AWREADY
寫入資料通道	WVALID、WREADY
寫入回應通道	BVALID、BREADY
讀取位址通道	ARVALID、ARREADY
讀取資料通道	RVALID、RREADY

寫入位址通道

主設備只能在發送有效的位址和控制訊息時發出AWVALID訊號。AWVALID訊號發出後，必須保持有效狀態，直到從裝置發出AWREADY訊號後的下一個時脈上升沿為止。

AWREADY的預設狀態可以是高電位 (HIGH) 或低電位 (LOW)。本規範建議預設狀態為高電位。當AWREADY為高電位時，從設備必須能夠接受任何有效的位址。

筆記

本規範不建議將AWREADY的預設狀態設為低電平，因為它強制傳輸至少需要兩個週期，一個週期用於置位AWVALID，另一個週期用於置位AWREADY。

寫入資料通道

在寫入突發期間，主裝置只有在寫入有效資料時才能置位WVALID訊號。置位後，WVALID訊號必須保持有效，直到從裝置置位WREADY訊號後的上升沿為止。

WREADY的預設狀態可以是 HIGH，但前提是從裝置始終可以在一個週期內接受寫入資料。

主設備在突發傳輸的最後一次寫入傳輸過程中必須發出WLAST訊號。

寫入響應通道

從裝置只有在發出有效的寫入回應時才能置位BVALID訊號。置位後，BVALID訊號必須保持有效，直到主設備置位BREADY訊號後的上升沿為止。

BREADY的預設狀態可以是 HIGH，但前提是主設備始終可以在一個週期內接受寫入回應。

讀取地址通道

主設備只有在發送有效位址和控制訊息時才能發出ARVALID訊號。ARVALID訊號發出後，必須保持有效狀態，直到從設備發出AREADY訊號後的下一個時脈上升沿為止。

AREADY的預設狀態可以是高電位 (HIGH) 或低電位 (LOW)。本規範建議預設狀態為高電位 (HIGH)。如果AREADY為高電平 (HIGH)，則從設備必須能夠接受任何有效的位址。

—— 筆記 ——

本規範不建議將AREADY的預設值為 LOW，因為它強制傳輸至少需要兩個週期，一個週期用於置位ARVALID，另一個週期用於置位AREADY。

讀取資料通道

從設備在接收到有效讀取資料時才能置位RVALID訊號。置位後，RVALID訊號必須保持有效狀態，直到主設備置位RREADY訊號後的上升沿為止。即使從設備只有一個讀取資料來源，也必須僅在收到資料請求時才置位RVALID訊號。

主介面使用RREADY訊號來指示它是否接受資料。RREADY的預設狀態為可以很高，但前提是主設備能夠在每次啟動讀取事務時立即接受讀取資料。

從裝置在突發傳輸中驅動最後一次讀取傳輸時，必須發出RLAST訊號。

A3.3 各管道之間的關係

AXI協定要求維護以下關係：

- 寫入回應必須始終位於其所屬寫事務中的最後一個寫入傳輸之後。
- 讀取的資料必須始終遵循與資料相關的位址。
- 通道握手必須符合[通道握手訊號之間的依賴關係中定義的依賴關係](#)。

否則，該協定將不定義通道之間的任何關係。

這意味著，例如，寫入資料可能會出現在交易的寫入位址之前的介面上。

如果寫入位址通道包含的暫存器級數多於寫入資料通道，則可能會發生這種情況。同樣，寫入資料也可能與位址出現在同一周期內。

————— 筆記 —————

當互連需要確定目標位址空間或從裝置空間時，它必須重新對齊位址和寫入資料。這是為了確保寫入資料僅對目標從裝置有效。

—————

A3.3.1 頻道握手訊號之間的依賴關係

為防止死鎖情況，必須遵守握手訊號之間存在的依賴關係規則。

如[第 A3-40 頁「通道訊號要求」](#)所述，在任何交易中：

- 發送訊息的 AXI 介面的VALID訊號不得依賴接收該訊息的 AXI 介面的READY訊號。
- 接收訊息的 AXI 介面可以等到偵測到VALID訊號後再發出對應的READY訊號。

————— 筆記 —————

雖然可以等到VALID被置位後再置位READY，但也可以在偵測到對應的 VALID 之前就置位READY。這樣做可以帶來更有效率的設計。

此外，不同通道上的握手訊號之間存在依賴關係，AXI4 也定義了額外的寫入響應依賴關係。以下各小節將定義這些依賴關係：

- 請閱讀[A3-43頁上的交易依賴關係](#)。
- 請在 [A3-43 頁填寫事務依賴關係](#)。
- [AXI4 寫入回應依賴關係請參閱 A3-44 頁](#)。

在依賴關係圖中：

- 單箭頭指向的訊號可以在箭頭起始訊號之前或之後發出。
- 雙箭頭指向的訊號必須在箭頭起始處的訊號被確認之後才能確認。

讀取事務依賴關係

圖 A3-5 顯示了讀取事務握手訊號的依賴關係，並顯示在讀取事務中：

- 主設備無需等待從設備斷言 ARREADY 即可斷言 ARVALID。
- 從設備可以等待 ARVALID 被置位後再置位 ARREADY。
- 從設備可以在 ARVALID 斷言之前斷言 ARREADY。
- 從裝置必須等待 ARVALID 和 ARREADY 都被置位後，才能置位 RVALID 以指示存在有效數據。
- 從設備無需等待主設備置位 RREADY 即可置位 RVALID。
- 主設備可以等待 RVALID 被置位後再置位 RREADY。
- 主設備可以在 RVALID 置位之前置位 RREADY。




圖 A3-5 讀取事務握手依賴關係

寫入事務依賴項

圖 A3-6 顯示了寫入事務握手訊號的依賴關係，並顯示在寫入事務中：

- 主設備不得等待從設備斷言 AWREADY 或 WREADY 後再斷言 AWVALID 或有效。
- 從設備可以等待 AWVALID 或 WVALID，或兩者都等待，然後再斷言 AWREADY。
- 從裝置可以在 AWVALID 或 WVALID 被置位之前（或兩者都被置位之前）置位 AWREADY。
- 從設備可以等待 AWVALID 或 WVALID，或兩者都等待，然後再斷言 WREADY。
- 從裝置可以在 AWVALID 或 WVALID 被置位之前，或在兩者都被置位之前，置位 WREADY。
- 從裝置必須等待 WVALID 和 WREADY 都被置位後才能置位 BVALID。
- 從裝置還必須等待 WLAST 被置位後才能置位 BVALID，因為寫入回應，BRESP 訊號必須僅在寫入事務的最後一次資料傳輸完成後發出。
- 從設備無需等待主設備斷言 BREADY 即可斷言 BVALID。
- 主設備可以等待 BVALID 訊號出現後再斷言 BREADY 訊號。
- 主設備可以在 BVALID 置位之前置位 BREADY。




圖 A3-6 寫入事務握手依賴關係

警告

必須遵守依賴關係規則以防止死鎖。例如，主設備在發出 WVALID 訊號之前，不應等待 AWREADY 訊號被置位。如果從裝置在發出 AWREADY 訊號之前等待 WVALID 訊號，則可能發生死鎖。

AXI4 寫入回應依賴性

AXI4 定義了一個額外的 AXI4 從裝置寫入回應依賴項。

筆記

- 這種額外的依賴關係反映了 AXI3 中的預期用途，因為在位址被接受之前，任何元件都不應該接受所有寫入資料並提供寫入回應。
- 透過發出寫入回應，從設備負責對所有後續事務進行風險檢查，以確保寫入事務的安全。

圖 A3-7 顯示了 AXI4 所需的所有從設備寫入響應握手依賴關係。單箭頭指向的訊號可以在前一個訊號置位之前或之後置位。雙箭頭指向的訊號必須僅在前一個訊號置位之後置位。

圖 A3-7 總結了 AXI4 從設備寫入響應握手的依賴關係。這些依賴關係包括：

- 主設備不得等待從設備斷言 AWREADY 或 WREADY 後再斷言 AWVALID 或有效。
- 從設備可以等待 AWVALID 或 WVALID，或兩者都等待，然後再斷言 AWREADY。
- 從裝置可以在 AWVALID 或 WVALID 被置位之前（或兩者都被置位之前）置位 AWREADY。
- 從設備可以等待 AWVALID 或 WVALID，或兩者都等待，然後再斷言 WREADY。
- 從裝置可以在 AWVALID 或 WVALID 被置位之前，或在兩者都被置位之前，置位 WREADY。
- 從裝置必須等待 AWVALID、AWREADY、WVALID 和 WREADY 都被斷言後才能斷言 BVALID。
- 從裝置還必須等待 WLAST 被置位後才能置位 BVALID，因為寫入回應，BRESP 訊號只能在寫入交易的最後一次資料傳輸完成後發出。
- 從設備無需等待主設備斷言 BREADY 即可斷言 BVALID。
- 主設備可以等待 BVALID 訊號出現後再斷言 BREADY 訊號。
- 主設備可以在 BVALID 置位之前置位 BREADY。




圖 A3-7 從設備寫入響應握手依賴關係

A3.3.2 遺產考量

[AXI4 寫入回應依賴性 \(第 A3-44 頁\)](#)中所述的附加依賴性意味著，如果 AXI3 從裝置接受所有寫入資料並在接受位址之前提供寫入回應，則該裝置不符合 AXI4 標準。
將 AXI3 傳統從裝置轉換為 AXI4 需要添加包裝器，以確保在從裝置接受相應的位址之前不會提供傳回的寫入回應。

————— 筆記 —————

該規範強烈建議任何新的 AXI3 從設備實作都包含此附加相依性。

—————
任何 AXI3 主設備都符合 AXI4 寫入回應要求。

A3.4 交易結構

本節描述事務的結構。以下各節分別定義位址結構、資料結構和回應結構：

- [地址結構](#)
- [A3-50頁的轉帳偽代碼描述](#)
- [A3-52頁的資料讀寫結構](#)
- [閱讀並寫出A3-57頁上的答案結構。](#)

有關本節中使用的術語的定義，請參閱[第 323 頁的術語表](#)。

A3.4.1 地址結構

AXI協定採用突發傳輸方式。主設備在每個突發傳輸開始時，會傳送控制訊息和交易中第一個位元組的位址。隨著突發傳輸的進行，從設備必須計算後續傳輸的位址。

突發傳輸不能跨越 4KB 位址邊界。

————— 筆記 —————

這樣可以防止突發流量跨越兩個從設備之間的邊界。它還限制了從設備必須支援的位址增量數量。

突發長度

突發長度由以下方式指定：

- ARLEN[7:0]，用於讀取傳輸
- AWLEN[7:0]，用於寫入傳輸。

在本規範中，AxLEN表示ARLEN或AWLEN。

AXI3 支援所有突發類型的 1 到 16 次傳輸的突發長度。

AXI4 將 INCR 突發類型的突發長度支援擴展至 1 到 256 次傳輸。AXI4 中所有其他突發類型的支援仍為 1 到 16 次傳輸。

AXI3 的突發長度定義為：

$\text{Burst_Length} = \text{AxLEN}[3:0] + 1$

AXI4 的突發長度定義為：

$\text{Burst_Length} = \text{AxLEN}[7:0] + 1$ ，以適應 AXI4 中 INCR 突發類型的擴展突發長度。

AXI 對突發傳輸的使用有以下規則：

- 對於包裝式脈衝串，脈衝串長度必須為 2、4、8 或 16。
- 突發傳輸不得跨越 4KB 位址邊界
- 不支援提前終止突發脈衝。

任何組件都不能提前終止突發傳輸。但是，為了減少寫入突發傳輸中的資料傳輸次數，主裝置可以透過取消置位所有寫入選通訊號來停用進一步的寫入操作。在這種情況下，主設備必須完成突發傳輸中剩餘的資料傳輸。在讀取突發傳輸中，主設備可以丟棄已讀取的數據，但必須完成突發傳輸中的所有數據傳輸。

————— 筆記 —————

丟棄不需要的讀取資料會導致存取對讀取敏感的裝置（例如 FIFO）時資料遺失。存取此類設備時，主設備必須使用與所需資料傳輸量完全匹配的突發長度。

[A7-97 頁的獨佔存取限制](#)定義了影響獨佔存取期間突發存取的附加規則。

在 AXI4 中，即使事務屬性指示事務為不可修改，INCR 突發類型且長度大於 16 的事務也可以轉換為多個較小的突發。請參閱 A4-62 頁的“AXI4 記憶體屬性訊號變更”。在這種情況下，產生的突發必須保留與原始事務相同的事務特徵，唯一的例外是：

- 突發長度縮短
- 產生的突發訊號的位址會進行相應的調整。

———— 筆記 ————

將較長的突發訊號分割成多個較短的突發訊號的能力是 AXI3 相容性所必需的，並且可能也是減少較長突發訊號對 QoS 保證的影響所必需的。

爆發大小

每次資料傳輸（或稱「拍」）中要傳輸的最大位元組數由下列公式指定：

- ARSIZE[2:0]，用於讀取傳輸
- AWSIZE[2:0]，用於寫入傳輸。

在本規範中，AxSIZE 表示 ARSIZE 或 AWSIZE。

表 A3-2 顯示了 AxSIZE 編碼。

表 A3-2 突發大小編碼	
AxSIZE[2:0] 傳輸中的位元組數	
0b000	1
0b001	2
0b010	4
0b011	8
0b100	16
0b101	32
0b110	64
0b111	128

如果 AXI 匯流排寬度大於突發傳輸大小，則 AXI 介面必須根據傳輸位址決定每次傳輸使用資料匯流排的哪些位元組通道。請參閱 A3-52 頁的資料讀寫結構。

任何一次轉帳的大小不得超過交易中任一代理的資料匯流排寬度。

爆發型

AXI 協定定義了三種突發類型：

- 固定的 以固定脈衝形式：
- 突發傳輸中每次傳輸的位址都相同。
 - 對於突發脈衝串中的所有節拍，有效通道位元組是恆定的。然而，在這些位元組通道中，每個節拍實際置位了WSTRB 的位元組可能不同。
- 這種突發類型用於重複存取相同位置，例如載入或清空 FIFO 時。

增加
遞增式突發傳輸。在遞增式突發傳輸中，每次傳輸的位址都是前一次傳輸位址的遞增值。遞增值的大小取決於傳輸的大小。例如，對於大小為 4 位元組的突發傳輸，每次傳輸的位址是前一次傳輸位址加 4。

這種突發類型用於存取普通順序記憶體。

裹
迴繞突發與遞增突發類似，差異在於如果達到位址上限，位址會迴繞到較低的位址。

- 以下限制適用於包裝爆裂：
- 起始位址必須與每次傳輸的大小對齊
 - 突發傳輸的長度必須是 2、4、8 或 16 次傳輸。

- 包裹式爆破的行為是：
- 突發傳輸所使用的最低位址與待傳輸資料的總大小對齊，即與（（突發傳輸中每次傳輸的大小）×（突發傳輸中的傳輸次數））對齊。此位址被定義為迴繞邊界。
 - 每次傳輸後，位址遞增的方式與 INCR 突發傳輸相同。但是，如果遞增後的位址為（（迴繞邊界）+（待傳輸資料的總大小）），然後地址會循環到循環邊界。
 - 突發傳輸中的第一次傳輸可以使用高於迴繞邊界的位址，但需遵守適用於迴繞突發傳輸的限制。這意味著，對於任何第一個位址高於迴繞邊界的 WRAP 突發傳輸，位址都會迴繞。

這種突發類型用於快取行存取。

- 突發類型由以下方式指定：
- ARBURST[1:0]，用於讀取傳輸
 - AWBURST[1:0]，用於寫入傳輸。

在本規範中，AxBURST表示ARBURST或AWBURST。

表 A3-3顯示了AxBURST訊號編碼。

表 A3-3 突發類型編碼	
AxBURST[1:0] 突發類型	
0b00	固定的
0b01	增加
0b10	裹
0b11	預訂的

突發地址

本節提供確定突發傳輸中各個傳輸的位址通道和位元組通道的方法。這些公式使用以下變數：

起始位址	主控端發出的起始位址。
數位位元組	每次資料傳輸的最大位元組數。
資料匯流排位元組	資料匯流排中的位元組通道數。
對齊地址	對齊後的起始位址。
突發長度	突發傳輸中的資料傳輸總數。
地址_N	突發傳輸中第 N 次傳輸的位址。突發傳輸中的第一次傳輸，N 為 1。

迴繞邊界：迴繞突發的最低位址。

Lower_Byte_Lane 傳送中尋址最低位元組的位元組通道。

Upper_Byte_Lane 傳輸中最高尋址位元組的位元組通道。

$\text{INT}(x)$ x 的向下取整整數值。

這些方程式決定突發傳輸中各個傳輸點的位址：

- 起始位址 = $AxADDR$
- $\text{Number_Bytes} = 2^{AxSIZE}$
- 爆發長度 = $AxLEN + 1$
- $\text{Aligned_Address} = (\text{INT}(\text{Start_Address} / \text{Number_Bytes}) \times \text{Number_Bytes})$ 。

此公式決定突發傳輸中第一次傳輸的位址：

- $\text{Address_1} = \text{Start_Address}$ 。

對於 INCR 突發傳輸，以及位址未循環的 WRAP 突發傳輸，該等式確定突發傳輸中第一次傳輸之後任何傳輸的位址：

- $\text{Address_N} = \text{Aligned_Address} + (N - 1) \times \text{Number_Bytes}$ 。

對於 WRAP 突發傳輸，Wrap_Boundary 變數定義了包裹邊界：

- $\text{Wrap_Boundary} = (\text{INT}(\text{Start_Address} / (\text{Number_Bytes} \times \text{Burst_Length}))) \times (\text{位元組數} \times \text{突發長度})$ 。

對於 WRAP 突發傳輸，如果 $\text{Address_N} = \text{Wrap_Boundary} + (\text{Number_Bytes} \times \text{Burst_Length})$ ，則：

- 使用以下公式計算電流轉移：
 $\text{Address_N} = \text{環繞邊界}$
- 後續所有轉帳均使用此公式：
 $\text{Address_N} = \text{Start_Address} + ((N - 1) \times \text{Number_Bytes}) - (\text{Number_Bytes} \times \text{Burst_Length})$ 。

這些公式決定了突發傳輸中第一次傳輸要使用哪些位元組通道：

- $\text{Lower_Byte_Lane} = \text{Start_Address} - (\text{INT}(\text{Start_Address} / \text{Data_Bus_Bytes})) \times \text{Data_Bus_Bytes}$
- $\text{Upper_Byte_Lane} = \text{Aligned_Address} + (\text{Number_Bytes} - 1) - (\text{INT}(\text{Start_Address} / \text{Data_Bus_Bytes})) \times \text{Data_Bus_Bytes}$ 。

這些公式決定了突發傳輸中第一次傳輸之後的所有傳輸應該使用哪些位元組通道：

- $\text{Lower_Byte_Lane} = \text{Address_N} - (\text{INT}(\text{Address_N} / \text{Data_Bus_Bytes})) \times \text{Data_Bus_Bytes}$
- $\text{Upper_Byte_Lane} = \text{Lower_Byte_Lane} + \text{Number_Bytes} - 1$ 。

資料傳輸方式：

- $\text{DATA}((8 \times \text{Upper_Byte_Lane}) + 7 : (8 \times \text{Lower_Byte_Lane}))$ 。

A3.4.2 傳輸的偽代碼描述

```

// 資料傳輸()

// =====

資料傳輸(起始位址, 位元組數, 突發長度, 資料匯流排位元組數, 模式, 是否寫入)

// Data_Bus_Bytes 是匯流排中 8 位元位元組通道的數量

// 模式是AXI傳輸模式

// IsWrite 為 TRUE 表示寫入操作, 為 FALSE 表示讀取操作


斷言模式為 {固定模式、換行模式、遞增模式};

addr = 起始位址; // 目前位址的變數

Aligned_Address = (INT(addr/Number_Bytes) * Number_Bytes);

對齊 = (Aligned_Address == addr); // 檢查位址是否按位元組對齊

dtsize = Number_Bytes * Burst_Length; // 最大總資料交易大小


如果模式 == WRAP 則

    Lower_Wrap_Boundary = (INT(addr/dtsize) * dtsize);

    // addr 必須對齊才能實現循環突發

    Upper_Wrap_Boundary = Lower_Wrap_Boundary + dtsize;


對於 n = 1 到 Burst_Length

    Lower_Byte_Lane = addr - (INT(addr/Data_Bus_Bytes) * Data_Bus_Bytes);

    如果對齊則

        Upper_Byte_Lane = Lower_Byte_Lane + Number_Bytes - 1

    別的

        Upper_Byte_Lane = Aligned_Address + Number_Bytes - 1

        - (INT(addr/Data_Bus_Bytes) * Data_Bus_Bytes);


// 執行資料傳輸

如果 IsWrite 則

    dwrite(addr, low_byte, high_byte)

    別的

        dread(addr, low_byte, high_byte);


// 必要時遞增位址

如果 mode != FIXED 則

    如果對齊則

```

```
addr = addr + Number_Bytes;  
如果模式 == WRAP 則  
    // WRAP 模式始終對齊  
    如果 addr >= Upper_Wrap_Boundary 則 addr = Lower_Wrap_Boundary ;  
別的  
addr = Aligned_Address + Number_Bytes;  
對齊 = TRUE ;                // 第一次轉帳之後的所有轉帳都已對齊  
返回;
```

A3.4.3 資料讀寫結構

本節介紹 AXI 讀寫資料匯流排上不同大小的資料傳輸，以及介面如何執行混合端和非對齊傳輸。本節包含以下幾個部分：

- [寫入頻閃燈](#)
- [窄幅轉移](#)
- [A3-53頁的位元組不變性](#)
- [A3-54頁上的未對齊轉移。](#)

寫入頻閃燈

當WSTRB [n:0]為高電位時，它指定資料匯流排上包含有效資訊的位元組通道。寫入資料匯流排每 8 位元對應一個寫入通訊號，因此WSTRB[n]對應於WDATA[(8n)+7: (8n)]。

主控設備必須確保只有包含有效資料的位元組通道的寫入訊號為高電平。

當WVALID為低電位時，寫入通訊號可以取任何值，儘管本規範建議將其拉低或保持其先前的值。

窄幅轉移

當主設備產生的傳輸訊號寬度小於其資料匯流排寬度時，位址和控制資訊決定了傳輸訊號使用哪些位元組通道：

- 在遞增或循環突發傳輸中，突發傳輸的每個節拍都使用不同的位元組通道。
- 在固定突發模式下，每個節拍都使用相同的位元組通道。

A3-53 頁的圖 A3-8和圖 A3-9給出了位元組通道使用的兩個範例。陰影單元格表示未傳輸的位元組。

如圖 A3-8所示

- 該突發事件有五次傳輸。
- 起始位址為 0
- 每次傳輸是 8 比特
- 資料傳輸是在 32 位元總線上進行的。
- 突發類型為遞增。




圖 A3-8 8 位元傳輸的窄頻傳輸範例

如圖 A3-9 所示

- 此突發事件包含三次傳輸
- 起始位址是 4
- 每次傳輸為 32 位
- 資料傳輸是在 64 位元總線上進行的。




圖 A3-9 32 位元傳輸的窄頻傳輸範例

位元組不變性

為了在單一記憶體空間中存取混合端資料結構，AXI 協定使用位元組不變的位元組序方案。

位元組不變性是指，對於資料結構中的任何多位元組元素：

- 無論資料的位元組序列如何，該元素都使用相同的連續位元組記憶體。
- 位元組序列決定了這些位元組在記憶體中的順序，也就是說，它決定了記憶體中的第一位元組是元素的最高有效位元組 (MSB) 還是最低有效位元組 (LSB)。
- 任何向給定位址傳輸的位元組都會將同一資料匯流排上的 8 位元資料傳遞到相同位址位置，而不管該位元組所屬的任何資料元素的位元組序如何。

僅支援一種傳輸通道寬度的元件必須將其位元組通道連接到資料匯流排的相應位元組。支援多種傳輸寬度的元件可能需要更複雜的介面來轉換本身並非位元組不變的介面。

大多數小端字節序元件可以直接連接到位元組不變介面。僅支援大端字節序傳輸的元件需要一個轉換函數才能進行位元組不變操作。

圖 A3-10 和 A3-54 頁中的範例顯示了一個 32 位元數字 0x0A0B0C0D，它儲存在暫存器和記憶體中。

圖 A3-10 展示了一個大端位元組序、位元組不變的資料結構範例。在該結構中：

- 資料的最高有效位元組 (MSB)，即 0x0A，儲存在暫存器的最高有效位元組位置。
- 資料的最高有效位元 (MSB) 儲存在位址最低的記憶體位置。
- 其餘資料位元組依重要性遞減的順序排列。




圖 A3-10 大端位元組不變資料結構範例

圖 A3-11 展示了一個小端字節序、字節不變的資料結構範例。在該結構中：

- 資料的最低有效位元組 (LSB) 即 0x0D，儲存在暫存器的 LSB 位置。
- 資料的最低有效位元 (LSB) 儲存在位址最低的記憶體位置。
- 其餘資料位元組依重要性遞增的順序排列。





圖 A3-11 小端位元組不變資料結構範例

A3-53 頁的圖 A3-10 和圖 A3-11 中的範例表明，位元組不變性確保大端序和小端序結構可以共存於相同記憶體空間而不會損壞。圖 A3-12 展示了一個需要位元組不變性存取的資料結構範例。在這個範例中，頭部欄位採用小端序，而酬載採用大端序。



† 16 位元連續目標字段

圖 A3-12 混合端資料結構範例

例如，在這種結構中，資料項是一個兩位元組的小端元素，這意味著它的最低位址是它的 LSB。使用位元組不變性可以確保對有效載荷進行大端存取不會破壞小端元素。

未對齊傳輸

AXI 支援非對齊傳輸。對於任何由寬度大於一個位元組的資料傳輸組成的突發傳輸，存取的前幾個位元組可能與自然位址邊界未對齊。例如，一個起始位址為 0x1002 的 32 位元封包就未與 32 位元自然位址邊界對齊。

一位大師可以：

- 使用低位址線來指示未對齊的起始位址
- 提供對齊的位址，並使用位元組通道選通訊號來指示未對齊的起始位址。

筆記

低位址線上的資訊必須與位元組通道選通訊號上的資訊一致。

從屬設備無需根據主人提供的任何對齊資訊採取特殊行動。

圖 A3-13顯示了 32 位元匯流排上遞增突發傳輸的範例，包括對齊和未對齊的 32 位元傳輸。
圖中每一行代表一次傳輸，陰影單元格表示未傳輸的位元組。




圖 A3-13 32 位元匯流排上的對齊和非對齊傳輸

圖 A3-14顯示了在 64 位元匯流排上進行 32 位元對齊和非對齊傳輸的遞增突發範例。
圖中每一行代表一次傳輸，陰影單元格表示未傳輸的位元組。




圖 A3-14 64 位元匯流排上的對齊和非對齊傳輸

圖 A3-15展示了一個在 64 位元匯流排上進行 32 位元對齊傳輸的突發迴繞範例。圖中每一行代表一次傳輸，陰影單元格表示未傳輸的位元組。




圖 A3-15 64 位元匯流排上的對齊環繞傳輸

A3.4.4 閱讀和編寫回應結構

- AXI協定為讀取和寫入事務提供回應訊號：
- 對於讀取事務，從設備的回應資訊透過讀取資料通道發出訊號。
 - 對於寫入事務，回應訊息透過寫入回應通道發出訊號。

- 響應訊號表現為：
- RRESP[1:0]，用於讀取傳輸。
 - BRESP[1:0]，用於寫入傳輸。

回覆如下：

好的 正常訪問成功。表示正常訪問已成功。也可能表示獨佔存取失敗。請參閱“OKAY，正常訪問成功”。

EXOKAY獨佔存取權限已通過。表示獨佔存取權限的讀取或寫入部分已完成。成功。請參閱A3-58 頁EXOKAY 的獨家成功秘訣。

SLVERR從機錯誤。當存取已成功到達從機，但從機希望向發起存取的主機傳回錯誤訊息時使用。請參閱A3-58 頁的SLVERR 從機錯誤。

DECERR解碼錯誤。通常由互連元件生成，表示交易位址處沒有從設備。請參閱A3-58 頁的DECERR 解碼錯誤。

表 A3-4顯示了RRESP和BRESP訊號的編碼。

表 A3-4 RRESP 和 BRESP 編碼

RRESP[1:0] BRESP[1:0] 回應	
0b00	好的
0b01	艾克索凱
0b10	SLVERR
0b11	DECERR

對於寫入事務，整個突發傳輸只會發出一個回應訊號，而不是針對突發傳輸中的每個資料傳輸都會發出回應訊號。

在讀取事務中，從設備可以針對突發傳輸中的不同傳輸發送不同的回應。例如，在 16 次讀取傳輸的突發傳輸中，從裝置可能對其中 15 次傳輸傳回 OKAY 回應，而對其中一次傳輸會傳回 SLVERR 回應。

該協議規定，即使報告了錯誤，也必須執行所需次數的資料傳輸。例如，如果請求從從裝置讀取 8 次資料傳輸，但從裝置出現錯誤，則從裝置必須執行 8 次資料傳輸，每次傳輸都帶有錯誤回應。即使從裝置傳回單一錯誤回應，剩餘的突發傳輸也不會取消。錯誤響應。

好的，正常訪問成功

- 回覆「OKAY」表示以下任一情況：
- 正常訪問的成功
 - 獨家訪問的失敗
 - 對不支持獨佔訪問的奴隸進行獨佔訪問。

大多數交易的回應都是「OK」。

EXOKAY 獨家成功

EXOKAY 回應表示獨家訪問成功。請參閱[A7-96 頁](#)的“獨家訪問”部分。

SLVERR 從屬錯誤

SLVERR 回應表示交易失敗。

為了簡化系統監控和調試，本規範建議僅將錯誤回應用於表示錯誤情況，而不用於表示正常的預期事件。從屬設備錯誤情況的範例包括：

- 先進先出 (FIFO) 或緩衝區溢位或欠載情況
- 嘗試傳輸不支援的傳輸大小。
- 嘗試對唯讀位置進行寫入訪問
- 從設備逾時條件
- 嘗試存取已停用或已關閉的功能。

DECERR 解碼錯誤

DECERR 回應表示互連無法成功解碼從裝置存取。

如果互連設備無法成功解碼從裝置存取請求，則必須傳回 DECERR 回應。本規範建議互連設備將存取請求路由到預設從設備，由預設從設備傳回 DECERR 回應。

AXI 協定要求即使發生錯誤情況，也必須完成交易的所有資料傳輸。任何給出 DECERR 響應的組件都必須滿足此要求。

A4章 交易屬性

本章介紹支援系統拓樸和系統級快取的事務屬性訊號。本章包含以下幾個部分：

- [A4-60頁上的交易類型和屬性](#)
- [AXI3 記憶體屬性訊號，請參閱 A4-61 頁](#)
- [AXI4 對記憶體屬性訊號進行了更改，詳見 A4-62 頁](#)
- [A4-67頁上的記憶體類型](#)
- [A4-71 頁記憶體屬性不匹配](#)
- [A4-72頁上的交易緩衝](#)
- [A4-73頁的存取權限](#)
- [A4-74頁上的遺留問題](#)
- [使用範例請見A4-75頁。](#)

A4.1 交易類型和屬性

奴隸分為以下兩類：

記憶體從屬

需要記憶體從設備來正確處理所有類型的事務。

外圍從設備

外圍從設備採用由實作定義的存取方式。通常，這在組件資料手冊中定義，其中描述了從設備能夠正確處理的事務類型。

任何不屬於「實現定義」存取方法的外部從設備存取都必須按照協議完成。但是，一旦完成此類訪問，並不要求外部從設備繼續正常運作。它只需以符合協議的方式繼續完成後續事務。

筆記

- 為防止系統死鎖，必須合規地完成所有類型的交易，但並不要求外圍從設備持續正確運作。
- 由於外圍從設備只需針對特定的存取方式正常工作，因此其介面訊號的數量可以大大減少。

AXI 協定定義了一組支援記憶體和周邊設備從設備的事務屬性。

AWCACHE訊號指定事務屬性。它們控制：

- 交易如何在系統中進行
- 系統級快取如何處理事務。

在本規範中，術語AxCACHE統稱為ARCCACHE和AWCACHE訊號。

以下各節描述了交易屬性：

- [AXI3 記憶體屬性訊號](#)，請參閱 A4-61 頁
- [AXI4 對A4-62 頁上的記憶體屬性訊號進行了更改。](#)

A4.2 AXI3 記憶體屬性訊號

在 AXI3 中，AxCACHE[3:0]訊號指定事務的Bufferable、Cacheable和Allocate屬性。

表 A4-1顯示了AxCACHE編碼。

表 A4-1 事務屬性編碼		
AxCACHE 值事務屬性		
[0]	0	不可緩衝
	1	可緩衝
[1]	0	不可緩存
	1	可緩存
[2]	0	無讀取分配
	1	讀取分配
[3]	0	無寫分配
	1	寫分配

AxCACHE[0]，可緩衝 (B) 位

當此位元被置位時，互連或任何元件都可以將交易到達其最終目的地的時間延遲任意數量的周期。

筆記

通常情況下，Bufferable 屬性僅與寫入操作相關。

AxCACHE[1]，可快取 (C)位

當此位元被取消斷言時，事務的分配將被禁止。

當此位被置位時：

- 允許分配交易。RA 和 WA 提供額外的提示訊息。
- 最終目的地的交易特徵不必與原始交易的特徵。

對於寫入操作而言，這意味著可以將多個不同的寫入操作合併在一起。

對於讀取操作而言，這意味著可以預取某個位置的內容，或者可以將一次取得的值用於多次讀取交易。

AxCACHE[2]，讀取分配 (RA) 位

當此位元被置位時，建議讀取事務分配，但並非強制要求。

如果 C 位元為非置位，則 RA 位元不能置位。

AxCACHE[3]，寫入分配 (WA) 位

當此位元被置位時，建議但不強制執行事務的寫入分配。

如果 C 位元被取消置位，則 WA 位元不能被置位。

A4.3 AXI4 對記憶體屬性訊號的變化

- AXI4 對 AXI3 記憶體屬性訊號進行了以下更改：
- AxCACHE [1]位元被重新命名為可修改位
 - 針對不可修改的交易，規定了訂購要求。
 - 讀取分配和寫入分配的含義已更新。

A4.3.1 AxCACHE[1]，可修改

在 AXI4 中，AxCACHE[1]位元是可修改位元。當此位元為高電位時，表示事務的特性可以修改；當該位元為低電位時，表示事務不可修改。

筆記

AxCACHE [1]位元已從“可快取位元”重新命名為“可修改位元”，以更準確地描述所需功能。實際功能不變。

以下各節描述了不可修改交易和可修改交易的特性。

不可修改的交易

將AxCACHE[1]設定為LOW表示不可修改的交易。

不可修改的交易不得拆分為多個交易，也不得與其他交易合併。

在不可修改的交易中，表 A4-2所示的參數不得更改。

表 A4-2 參數固定為不可修改

範圍	訊號
傳輸位址AxADDR，因此也是AxREGION	
爆發大小	軸尺寸
突發長度	軸
爆發型	AxBURST
鎖型	AxLOCK
防護類型AxPROT	

AxCACHE屬性只能修改，以將事務從可緩衝事務轉換為不可緩衝事務。
不允許對AxCACHE進行任何其他更改。

交易 ID 和 QoS 值可以修改。

- 不可修改的突發長度大於 16 的交易可以拆分為多個交易。每個拆分後的事務都必須符合本小節規定的要求，但以下情況除外：
- 突發長度縮短
 - 產生的突發訊號的位址會進行相應的調整。

如果存取的總位元組數保持不變，則允許修改由AxLOCK斷言的獨佔存取的不可修改事務的事務大小AxSIZE和事務長度AxLEN。

筆記

在某些情況下，無法滿足不可修改事務的要求。例如，當匯流排寬度縮減到小於交易大小AxSIZE 所需的寬度時，必須修改交易。

執行此類操作的元件可以選擇性地包含一個實作定義機制，用於指示已發生修改。這有助於軟體調試。

可修改的交易

可修改的交易透過斷言AxCACHE[1] 來指示。

可修改交易可以透過以下方式進行修改：

- 一筆交易可以拆分成多筆交易。
- 多筆交易可以合併成一筆交易。
- 讀取事務可能會取得超出所需範圍的資料。
- 寫入交易可以存取比所需更大的位址範圍，並使用WSTRB訊號來確保僅更新適當的位置。
- 在產生的每筆交易中，可以修改以下訊號：
 - 轉帳地址， AxADDR
 - 突發大小， AxSIZE
 - 爆發長度， AxLEN
 - 爆發類型， AxBURST。

以下內容不得更改：

- 鎖具類型： AxLOCK
- 防護類型， AxPROT。

記憶體屬性AxCACHE可以修改，但任何修改都必須確保其他元件對事務的可見度不會降低，例如不會阻止事務傳播到所需位置，也不會改變在快取中尋找事務的需求。對記憶體屬性的任何修改對於同一位址範圍內的所有事務都必須保持一致。

交易 ID 和 QoS 值可以修改。

不允許對交易進行任何修改，包括但不限於：

- 導致存取與原始事務不同的 4KByte 位址空間。
- 導致對單拷貝原子大小區域的單次訪問被拆分為多次訪問。參見A7-94 頁的「單拷貝原子大小」。

A4.3.2 不可修改交易的排序要求

AXI4 要求對於滿足以下所有條件的任何一組交易，順序都必須保持不變：

- 這些交易不可修改。
- 這些交易使用相同的 AXI ID
- 這些交易的目標是同一個從設備。

如果交易的目標位址是同一個從設備，則無論交易位址為何，都必須保留交易順序。

筆記

只有當一個方向上的交易在先前一個方向上的交易收到回應後才能發出，才能保證獨立讀寫通道之間的交易順序。如果一個方向上的交易在收到先前方向上的交易回應之前發出，則交易之間不存在順序關係。

此排序要求不保證發送到不同從屬節點的事務的相對順序。

由於不同實體從設備之間的位址映射邊界是實現定義的，如果從設備之間的邊界未知，則必須保留同一路徑上具有相同 AXI ID 的所有不可修改事務的順序。

此排序要求適用於所有不可修改的交易，包括不可緩衝的交易和可緩衝的交易。

當 AXI 路徑中的中間元件發出交易回應時，此元件負責確保正確的順序。

有關排序模型的更多信息，請參閱[A6 章AXI4 排序模型](#)。

A4.3.3 讀分配和寫分配的更新意義

在 AXI4 中，讀取分配位和寫入分配位的含義進行了更新，其中一位指示事務是否發生了內存分配，另一位指示是否由於其他原因本可以進行內存分配。

交易。

對於讀取事務，寫入分配位元被重新定義，以指示：

- 該位置可能由於寫入事務而先前已在快取中分配（如 AXI3 定義所示）。
- 由於另一個主節點的操作，該位置可能先前已在快取中指派（附加 AXI4 定義）。

對於寫入事務，讀取分配位元被重新定義，以指示：

- 該位置可能由於讀取事務而先前已在快取中分配（如 AXI3 定義所示）。
- 由於另一個主節點的操作，該位置可能先前已在快取中指派（附加 AXI4 定義）。

這些變化意味著：

- 如果 AxCACHE[3:2] 的值不為 0b00，則必須在快取中尋找交易。
- 如果 AxCACHE[3:2] 的值為 0b00，則無需再在快取中尋找事務。

筆記

AxCACHE 定義的改變意味著，對於同一位置的讀取和寫入事務，這些訊號可能不同。

表 A4-3顯示了AWCACHE訊號的 AXI4 位元分配。

表 A4-3 AWCACHE 位元分配

訊號	AXI4 定義描述
AWCACHE[3]分配	當斷言該事務時，必須在快取中尋找該事務，因為它可能已被先前指派。如果斷言AWCACHE[2]，也必須在快取中尋找該事務。 當取消斷言時，如果AWCACHE[2]也被取消斷言，則事務不需要在快取中查找，並且事務必須傳播到最終目的地。 如果斷言該事務成立，建議出於效能考慮將其分配到快取中。
AWCACHE[2]其他分配	當 AWCACHE[3] 被置位時，必須在快取中尋找該事務，因為它可能已被其他事務（讀取事務或來自其他主節點的事務）先前指派到快取中。如果AWCACHE[3]被置位，也必須在快取中尋找該事務。 當取消斷言時，如果AWCACHE[3]也被取消斷言，則事務不需要在快取中查找，並且事務必須傳播到最終目的地。
AWCACHE[1]可修改	當該事務被斷言時，其特徵可以被修改，寫入操作也可以被合併。當該事務被取消斷言時，其特徵不得被修改。
AWCACHE[0]可緩衝	當取消斷言時，如果AWCACHE[3:2]兩個都被取消斷言，則必須從最終目標給出寫入回應。 當斷言時，如果AWCACHE[3:2]兩個都被取消斷言，則可以從中間點給出寫入回應，但需要及時地使寫入事務在最終目的地可見。 當取消斷言時，如果AWCACHE[3:2]中的任何一個被斷言，則可以從中間點給出寫入回應，但寫入事務必須及時在最終目的地可見。 當AWCACHE[3:2]被置位時，如果任一AWCACHE[3:2]被置位，則可以從中間點發出寫入回應。寫入事務無需最終目的地可見。

表 A4-4顯示了ARCACHE訊號的 AXI4 位元分配。

表 A4-4 ARCACHE 位元分配

訊號	AXI4 定義描述
ARCACHE[3]其他分配	當此訊號被置位時，必須在快取中尋找該事務，因為它可能已被其他事務（寫入事務或來自其他主節點的事務）指派到快取中。如果 ARCACHE[2]被置位，也必須在快取中尋找該交易。 當取消斷言時，如果ARCACHE[2]也被取消斷言，則無需再在快取中尋找該事務。
ARCACHE[2]分配	當斷言該事務時，必須在快取中查找該事務，因為它可能已被分配記憶體。如果斷言ARCACHE[3]，也必須在快取中尋找該事務。 當取消斷言時，如果ARCACHE[3]也被取消斷言，則無需再在快取中尋找該事務。 如果斷言成功，建議將此事務分配到快取中以提高效率。 原因。
ARCACHE[1]可修改	斷言後，事務的特徵可以被修改，並且可以讀取比實際需要更多的資料。取消斷言後，事務的特徵不得被修改。
ARCACHE[0]可緩衝	當ARCACHE[3:1]被取消斷言時，此位元無效。 當ARCACHE[3:2]被取消斷言且ARCACHE[1]被斷言時： · 如果此位元被取消置位，則必須從最終目標位置取得讀取的資料。 · 如果該位元被置位，則可以從最終目標位置獲取讀取的數據，或從正在寫入最終目標位置的 操作中獲取讀取的數據。 當ARCACHE[3]置位或ARCACHE[2]置位時，此位元可用於區分直寫式和回寫式記憶體類型。

A4.4 記憶體類型

AXI4 協定為AxCACHE編碼識別的記憶體類型引入了新的名稱。表 A4-5 圖中顯示了 AXI4 AxCACHE編碼及其對應的記憶體類型。某些記憶體類型在 AXI3 中採用不同的編碼方式，這些編碼方式會在括號中註明。

筆記

同一種記憶體類型在讀取通道和寫入通道上可以採用不同的編碼方式。這提供了與 AXI3 AxCACHE定義的向後相容性。

在 AXI4 中，對於特定的記憶體類型，可以使用多個AxCACHE值。表 A4-5顯示了首選的 AXI4 值，括號中列出了合法的 AXI3 值。

表 A4-5 記憶體類型編碼

ARCACHE[3:0] AWCACHE[3:0] 記憶體型別		
0000	0000	設備不可緩衝
0001	0001	設備可緩衝
0010	0010	普通型 不可緩存 不可緩衝
0011	0011	普通 不可緩存 可緩衝
1010	0110	直寫式不分配
1110 (0110)	0110	直寫式讀取分配
1010	1110 (1010)	直寫式寫入分配
1110	1110	直寫式讀取和寫入分配
1011	0111	寫回不分配
1111 (0111)	0111	寫回讀取分配
1011	1111 (1011)	寫回 寫分配
1111	1111	回寫讀取和寫入分配

表 A4-5中未顯示的所有值均為保留值。

A4.4.1 記憶體類型要求

本節規定了每種記憶體類型的必要行為。

設備不可緩衝

- 設備非緩衝記憶體的必要行為是：
- 必須從最終目的地獲得正確的回應。
 - 必須從最終目的地取得讀取資料。
 - 交易不可修改，請參閱A4-62頁「不可修改的交易」。
 - 讀取操作不能預取，寫入操作不能合併。
 - 從相同 ID 到相同從裝置的所有不可修改的讀取和寫入事務（AxCACHE[1] = 0）必須保持有序。

設備可緩衝

設備可緩衝記憶體類型所需的行為是：

- 可以從中間點獲得正確的響應。
- 寫入事務必須及時在最終目的地可見，如[A4-72 頁「事務緩衝」](#)所定義。
- 必須從最終目的地取得讀取資料。
- 交易不可修改，請參閱[A4-62 頁上的「不可修改的交易」](#)。
- 讀取操作不能預取，寫入操作不能合併。
- 從相同 ID 到相同從裝置的所有不可修改的讀取和寫入事務（AxCACHE[1] = 0）必須保持有序。

 筆記

兩種裝置記憶體類型均為不可修改記憶體。在本協議規範中，「設備記憶體」和「不可修改記憶體」這兩個術語可以互換使用。

對於讀取事務，裝置不可緩衝記憶體類型和裝置可緩衝記憶體類型的行為沒有區別。

普通型 不可緩存 不可緩衝

普通非快取非緩衝記憶體類型的行為是：

- 必須從最終目的地獲得正確的回應。
- 必須從最終目的地取得讀取的數據
- 交易是可修改的，請參閱[A4-63 頁的「可修改的交易」](#)部分。
- 寫入操作可以合併
- 從同一 ID 向重疊位址讀取和寫入交易必須保持有序。

普通 不可緩存 可緩衝

普通非快取可緩衝記憶體類型的行為是：

- 可以從中間點獲得正確的響應。
- 如[A4-72 頁「事務緩衝」](#)部分所述，寫入事務必須及時在最終目的地可見。目前沒有機制可以確定寫入事務何時在其最終目的地可見。
- 讀取資料必須透過以下方式取得：
 - 從最終目的地
 - 正在向最終目的地進行寫入事務。
 如果讀取的資料來自寫入事務：
 - 必須從最新版本的寫入程式中取得。
 - 資料不得快取以供後續讀取。
- 交易是可以修改的，請參閱[A4-63 頁上的「可修改的交易」](#)。
- 寫入操作可以合併。
- 從同一 ID 向重疊位址讀取和寫入交易必須保持有序。

筆記

對於普通的非快取可緩衝讀取操作，可以從仍在向最終目標發送的寫入交易中取得資料。這與同時向最終目標發送的讀寫事務無法區分。以這種方式傳回的讀取資料並不表示寫入事務正在發送。

在最終目的地可見。

直寫式不分配

直寫式無分配記憶體類型的要求行為是：

- 可以從中間點獲得正確的響應。
- 根據 A4-72 頁「事務緩衝」部分的定義，寫入事務必須及時在最終目的地可見。目前沒有機制來確定寫入事務何時在最終目的地可見。
- 可以從中間快取副本中取得讀取資料。
- 交易是可以修改的，請參閱 A4-63 頁上的「可修改的交易」。
- 可以預先讀取資料。
- 寫入操作可以合併。
- 讀取和寫入事務都需要進行快取查找。
- 從同一 ID 向重疊位址讀取和寫入交易必須保持有序。
- No-allocate 屬性是一個分配提示，也就是說，它建議記憶體系統出於效能考慮，不要為這些事務分配記憶體。但是，它並不禁止讀寫事務。

直寫式讀取分配

對於「直寫式讀取分配」記憶體類型，其所需行為與「直寫式不分配」記憶體類型相同。但在此情況下，出於性能考慮，分配提示為：

- 建議分配讀取事務
- 不建議分配寫入事務。

直寫式寫入分配

對於「寫直通式寫入分配」記憶體類型，其所需行為與「寫直通式不分配」記憶體類型相同。但在此情況下，出於性能考慮，分配提示為：

- 不建議分配讀取事務
- 建議分配寫入事務。

直寫式讀取和寫入分配

對於直寫式讀取和寫入分配記憶體類型，所需的行為與直寫式不分配記憶體類型相同。但在此情況下，分配記憶體的提示是，出於效能考量：

- 建議分配讀取事務
- 建議分配寫入事務。

寫回不分配

寫回式無分配記憶體類型的要求行為是：

- 可以從中間點獲得正確的響應。
- 寫入交易無需在最終目的地可見。
- 可以從中間快取副本中取得讀取資料。
- 交易是可以修改的，請參閱[A4-63 頁上的「可修改的交易」](#)。
- 可以預先讀取資料。
- 寫入操作可以合併。
- 讀取和寫入事務都需要進行快取查找。
- 從同一 ID 向重疊位址讀取和寫入交易必須保持有序。
- No-allocate 屬性是一個分配提示，也就是說，它建議記憶體系統出於效能考慮，不要為這些事務分配記憶體。但是，它並不禁止讀寫事務。

寫回讀取分配

對於寫回讀取分配記憶體類型，所需的行為與寫回不分配記憶體類型相同。但在此情況下，出於效能考慮，分配提示是：

- 建議分配讀取事務
- 不建議分配寫入事務。

寫回 寫分配

寫回式記憶體分配類型的要求行為與寫回式記憶體不分配類型相同。但在此情況下，出於性能考慮，分配提示為：

- 不建議分配讀取事務
- 建議分配寫入事務。

回寫讀取和寫入分配

寫回讀取和寫入分配記憶體類型的要求行為與寫回不分配記憶體類型相同。但在此情況下，分配記憶體的提示是，出於效能考量：

- 建議分配讀取事務
- 建議分配寫入事務。

A4.5 記憶體屬性不匹配

多個代理程式存取相同記憶體區域時，可以使用不匹配的記憶體屬性。但是，為了確保功能正確性，必須遵守以下規則：

- 所有存取相同記憶體區域的主設備，無論層級如何，都必須對該記憶體區域的可快取性持有一致的認知。具體規則如下：
 - 地址區域不可緩存
 - 所有主設備必須使用已取消斷言AxCACHE[3:2]的事務。
 - 地址區域可緩存
 - 所有主設備必須使用斷言了AxCACHE[3:2]的事務。
- 不同的主控端可以使用不同的分配提示。
- 如果尋址區域是普通不可快取的，則任何主設備都可以使用裝置記憶體事務存取它。
- 如果尋址區域具有 Bufferable 屬性，則任何主裝置都可以使用不允許緩衝行為的事務來存取它。

筆記

例如，需要最終目的地回應的交易不允許緩衝行為。

A4.5.1 改變記憶體屬性

特定記憶體區域的屬性可以從一種類型變更為另一種不相容的類型。例如，屬性可以從「可寫直通快取」變更為「普通不可快取」。這需要使用合適的流程來執行變更。通常：

1. 所有主控端停止存取該區域。
2. 單一主節點執行任何所需的快取維護操作。
3. 所有主設備都重新開始存取記憶體區域，使用新的屬性。

A4.6 事務緩衝

對以下記憶體類型的寫入存取不需要最終目標端的交易回應，但需要及時地使最終目標端對寫入事務可見：

- 設備可緩衝
- 普通 不可緩存 可緩衝
- 通體書寫。

對於寫入事務，所有三種記憶體類型都需要相同的行為。對於讀取事務，所需的行為如下：

- 對於裝置可緩衝內存，讀取的資料必須從最終目標位置取得。
- 對於普通非快取可緩衝內存，讀取的資料必須從最終目標位置獲取，或從正在寫入最終目標位置的寫入事務中獲取。
- 對於直寫式內存，可以從中間快取副本取得讀取資料。

除了確保寫入事務及時到達最終目的地之外，中間緩衝區還必須以以下方式運作：

- 能夠回應交易的中間緩衝區必須確保，隨著時間的推移，任何對普通非快取可緩衝緩衝區的讀取事務都能傳播到其目標位置。這意味著，在轉送讀取事務時，嘗試轉送的過程不能無限期地持續下去，並且用於轉送的任何資料也不能無限期地保留。該協定沒有定義任何機制來確定用於轉發讀取事務的資料可以保留多長時間。但是，在這樣的機制中，讀取資料的操作不能重置資料逾時時間。

————— 筆記 —————

如果沒有這個要求，持續輪詢相同位置可能會導致緩衝區中保存的讀取操作逾時，從而阻止讀取操作向其目標位置推進。

- 用於保存和合併寫入交易的中間緩衝區必須確保交易不會無限期地停留在其緩衝區中。例如，合併寫入交易不得重設用於確定何時將寫入作業傳送到其最終目標位置的機制。

————— 筆記 —————

如果沒有這個要求，持續寫入相同位置可能會阻止緩衝區中已儲存的寫入逾時，從而阻止寫入作業向其目標位置推進。

有關讀取這些記憶體類型的必要行為的信息，請參閱：

- [A4-68 頁的“設備可緩衝”](#)
- [A4-68 頁上的“普通不可緩存可緩衝”](#)
- [A4-69 頁寫通 No-assign。](#)

A4.7 存取權限

AXI 提供存取權限訊號，可用於防止非法交易：

- ARPROT[2:0]定義了讀取存取權限
- AWPROT[2:0]定義寫入存取的存取權限。

術語AxPROT指的是ARPROT和AWPROT訊號的統稱。

表 A4-6顯示了AxPROT[2:0]編碼。

表 A4-6 保護編碼		
AxPROT 值函數		
[0]	0	非特權訪問
	1	特權訪問
[1]	0	安全訪問
	1	非安全訪問
[2]	0	資料存取
	1	指令訪問

防護屬性如下：

非特權者或特權者

AXI 主設備可能支援多個層級的操作權限，並將此概念擴展到記憶體存取。AxPROT [0]將存取判定為非特權或特權。

筆記

某些處理器支援多個權限級別，請參閱所選處理器的文件以決定其與 AXI 權限級別的對應關係。AXI 唯一能區分的是特權存取和非特權存取。

安全或不安全

AXI 主設備可能支援安全和非安全兩種操作狀態，並將此安全概念擴展到記憶體存取。AxPROT [1]將存取判定為安全或非安全。

筆記

該位元被定義，當它被置位時，該交易被標識為不安全交易。
與 ARM 安全擴展實作中的其他訊號一致。

指令或數據

該位指示該事務是指令存取還是資料存取。

AXI 協定將此指示定義為提示，但並非所有情況下都準確，例如，當交易包含指令項和資料項混合時。本規範建議，除非明確知道該訪問是指令訪問，否則主設備應將AxPROT[2]置低，以指示資料存取。

A4.8 遺產考量

AXI4 對處理某些AxCACHE記憶體屬性引入了額外的要求。

在 AXI4 中，所有使用相同 ID 向相同從裝置啟動的裝置事務必須依序排列。

————— 筆記 —————

- 這並非 AXI3 的明確要求。任何依賴此行為的 AXI4 元件都不能連接到不具備此行為的 AXI3 互連。
- ARM 認為大多數已實現的 AXI3 互連支援所需的 AXI4 行為。

該規範強烈建議任何新的 AXI3 設計都應實現 AXI4 的要求。

對於AxCACHE位元名稱和記憶體類型名稱，AXI4 必須使用新術語。AXI3 元件可以使用 AXI3 或 AXI4 名稱。

A4.9 使用範例

本節給出記憶體類型使用的範例。

A4.9.1 設備內存類型的使用

此規範支援將裝置非緩衝記憶體類型和裝置緩衝記憶體類型結合使用，以強制寫入交易到達其最終目的地，並確保發出交易的主裝置知道交易何時對所有其他主裝置可見。

標記為「裝置緩衝」的寫入事務需要及時到達其最終目的地。然而，事務的寫入回應可以透過中間緩衝區發出訊號。因此，發出寫入請求的主節點無法知道其他所有主節點何時都能看到該寫入操作。

如果主設備發出一個設備緩衝寫入事務或一系列寫入事務，隨後發出一個設備非緩衝寫入事務，且所有事務都使用相同的 AXI ID，則 AXI 的排序規則會強制所有設備緩衝寫入事務到達最終目的地後，才會對設備非緩衝事務發出回應。因此，對設備非緩衝事務的回應表明所有事務對所有主設備都是可見的。

————— 筆記 —————

設備非緩衝交易只能保證使用相同 ID 向同一從設備發出的設備緩衝交易的完成。

—————

A5章 多筆交易

本章介紹實現亂序交易完成和發行多個未結位址的機制。本章包含以下幾個部分：

- [AXI 事務識別碼 \(A5-78 頁\)](#)
- [A5-79頁上的交易ID](#)
- [A5-80頁上的交易順序](#)
- [移除A5-83 頁上的寫入交錯支援。](#)

A5.1 AXI 事務標識符

AXI協定包含AXI ID事務標識符。主設備可以使用這些標識符來識別必須按順序傳回的不同事務。

具有給定 AXI ID 值的所有事務必須保持有序，但對具有不同 ID 值的事務的順序沒有限制。這意味著單一實體連接埠可以透過充當多個邏輯連接埠來支援亂序事務，每個邏輯連接埠依序處理其事務。

透過使用 AXI ID，主設備無需等待先前的交易完成即可發出交易。這可以提高系統效能，因為它支援交易的並行處理。

_____ 筆記 _____

從設備或主設備無需使用 AXI 事務 ID。主設備和從設備一次只能處理一個事務，這意味著事務會按照發出順序進行處理。

從設備需要回應從主設備收到的 AXI ID 的相應BID或RID回應。

A5.2 交易 ID

每個交易通道都有其唯一的交易ID。表A5-1列出了這些指定的訊號。

表 A5-1 通道交易 ID

交易通道	交易 ID
寫入位址通道	艾維德
寫入資料通道 僅限 AXI3 WIDa	
寫入響應通道	出價
讀取地址通道	乾旱
讀取資料通道	反對免處學

- a. WID訊號僅在 AXI3 中實作。
有關更多信息，請參閱A5-83 頁上的“[移除寫入交錯支援](#)”。

筆記

AXI4 協定支援基於 AXI ID 事務標識符的擴展排序模型。請參閱A6 章AXI4 排序模型。

A5.3 交易順序

主用戶可以使用AWID和ARID交易 ID 來指定其排序要求。交易排序規則如下：

- 來自不同主帳戶的交易沒有順序限制，可以按任意順序完成。
- 來自同一主表但 ID 值不同的交易沒有順序限制，可以任意順序完成。
- 對於具有相同ARID值的一系列讀取事務的資料傳輸，必須按照主伺服器發出位址的順序返回，請參閱[讀取順序](#)。
- 具有相同AWID值的一系列寫入事務的資料傳輸必須按照主設備發出位址的順序完成，請參閱[A5-81 頁上的「正常寫入順序和AXI3 寫入資料交錯」](#)。
- 使用AWID和ARID的通用值時，讀取和寫入事務之間沒有順序限制，請參閱[A5-82 頁上的讀取和寫入互動](#)。
- [A5-82 頁中「互連事務識別碼的使用」](#)描述了 AXI 架構如何擴展 AXI 主設備和從設備頒發的事務 ID 值。

A5.3.1 閱讀排序

在主介面處，具有相同ARID值的事務的讀取資料必須按照主伺服器發出位址的順序到達。具有不同ARID值的事務的讀取資料可以以任意順序到達。具有不同ARID值的事務的讀取資料可以交錯到達。

從伺服器必須按照接收到位址的順序，傳回具有相同ARID值的一系列事務的讀取資料。對於具有不同ARID值的一系列讀取事務，從伺服器可以按任意順序返回讀取數據，而無需考慮事務到達的順序。

從設備必須確保傳回的任何資料的RID值與其回應的位址的ARID值相符。

互連必須確保從具有相同ARID值、目標不同的從設備的一系列事務中讀取的數據，按照主設備發出位址的順序被主設備接收。

讀取資料重排序深度是指從庫中待處理的、可以重新排序的位址數量。依序處理所有交易的從庫的讀取資料重排序深度為 1。讀取資料重排序深度是一個靜態值，必須由從庫的設計者指定。

————— 筆記 —————

目前沒有任何機制可以讓主設備確定從設備的讀取資料重排序深度。

A5.3.2 正常寫入順序

除非主設備知道從設備支援寫入資料交錯，否則它必須按照發出交易地址的順序發出寫入事務的資料。請參閱[AXI3 寫入資料交錯（第 A5-81 頁）](#)。

————— 筆記 —————

- 目前沒有機制可以讓主設備判斷從設備是否支援寫入資料交錯。在 AXI4 中，寫入資料交錯不受支援。
- 大多數從裝置設計不支援寫入資料交錯，因此必須按照接收位址的順序接收寫入資料。

如果互連將來自不同主裝置的寫入交易合併到一個從裝置中，則必須確保按位址順序轉送寫入資料。

即使寫入事務具有不同的AWID值，甚至來自不同的主伺服器，這些限制仍然適用。

A5.3.3

AXI3 寫入資料交錯

警告

AXI4 取消了對寫入資料交錯的支援。在 AXI4 中，事務的所有寫入資料必須透過寫入資料通道以連續傳輸的方式提供。請參閱[A5-83 頁的「取消寫入交錯支援」](#)部分。

透過寫入資料交錯技術，從介面可以接收具有不同AWID值的交錯寫入資料。寫入資料交錯深度是指從介面可以接收交錯資料的位址數量。

存取支援寫入資料交錯的從設備時，使用相同AWID的不同事務的寫入資料不能交錯。

筆記

如第 [A5-80 頁「正常寫入順序」](#)部分所述，主設備或任何其他 AXI 元件都無法透過任何機制來確定從設備是否支援寫入資料交錯。同樣，也無法透過任何機制來確定從設備的寫入交錯深度。

對於支援寫入資料交錯的從設備，它接收每個事務的第一個資料項目的順序必須與它接收事務位址的順序相同。

筆記

如果兩個具有不同AWID值的寫入事務存取相同或重疊的位址，則 AXI3 規範沒有定義這些存取的處理順序。必須由更高層級的協定來確保事務處理的正確順序。

僅使用一個AWID值產生寫入資料的主接口，會依照發出寫入位址的順序產生所有寫入資料。但是，如果從介面的寫入資料交錯深度大於 1，則主介面可以交錯使用不同的WID值產生寫入資料。

為避免死鎖，支援寫入資料交錯的從介面必須持續接收交錯的寫入資料。它絕不能為了改變寫資料的順序而停止接收寫資料。

寫入資料交錯的使用模型

當互連鏈路連接多個指向相同從裝置的寫入資料流時，寫入資料交錯可以防止停滯。例如，互連鏈路可以將來自慢速來源的寫入資料流與來自快速來源的另一個寫入資料流組合在一起。透過交錯這兩個寫入資料流，互連鏈路可以提高系統效能。

對於大多數能夠控制寫入資料產生的主設備而言，寫入資料交錯並非必要。這類主設備可以依照產生位址的順序產生寫入資料。然而，如果主設備介面需要從速度不同的不同數據源傳輸寫入數據，則可能需要交錯處理這些數據源，以最大限度地利用互連頻寬。

A5.3.4 閱讀與寫作互動

AXI 對讀取和寫入事務的順序沒有限制。它們可以按任意順序完成，即使讀取事務的ARID值與寫入事務的AWID值相同。

如果主伺服器要求讀取事務和寫入事務之間存在特定關係，則必須確保在發出後續事務之前，較早的事務已完成。主伺服器只有在以下情況下才能認為較早的交易已完成：

- 對於讀取事務，它接收讀取資料的最後部分。
- 對於寫入事務，它會收到寫入回應。

發送完事務的所有寫入資料並不表示該事務已經完成。

———— 筆記 ————

通常情況下，當向外圍設備寫入資料時，主設備必須等待先前的事務完成，然後才能在必須按順序進行的讀取和寫入事務之間切換。

對於記憶體讀寫操作，主裝置可能會對未完成的交易進行位址檢查，以確定新事務是否可能指向相同或重疊的記憶體位址。如果讀寫事務不重疊，則主裝置可以啟動新事務，而無需等待先前的事務完成。

A5.3.5 互連使用交易標識符

當主設備連接到互連設備時，互連設備會在ARID、AWID和WID識別碼後面附加額外的位，這些位元是該主設備連接埠獨有的。這會產生兩個影響：

- 主設備無需知道其他主設備使用的ID值，因為互連機制使得這一點得以實現。每個主設備使用的ID值都是唯一的，透過將主設備編號附加到原始識別碼來實現。
- 從介面的ID標識符比主介面的ID標識符更寬。

對於讀取數據，互連電路會使用RID識別碼的附加位元來決定讀取資料的目標主連接埠。互連電路會在將RID值傳遞給正確的主連接埠之前，移除RID識別碼的這些位元。

對於寫入回應，互連線使用BID識別碼的附加位元來決定寫入回應的目標主連接埠。互連線在傳遞BID之前會移除BID識別碼的這些位元。
將值傳送到正確的主連接埠。

A5.3.6 交易 ID 欄位的寬度

交易 ID 欄位的寬度由具體實作決定。但是，本規範建議採用下列交易 ID 欄位寬度：

- 對於主元件，實作一個最多四位數的交易 ID 字段
- 對於互連中的主連接埠號，最多可實現 4 位元額外的交易 ID 欄位。
- 對於從屬元件，實作 8 位元事務 ID 欄位支援。

對於僅支援單一有序介面的主設備，可以將交易 ID 欄位輸出綁定到一個常數值，例如綁定到零。

對於不使用排序資訊並按順序處理所有交易的從機，可以在不改變從機基本功能的情況下新增交易 ID 功能。

A5.4 移除寫入交錯支持

如AXI3 寫入資料交錯部分 (A5-81 頁)所述，AXI4 取消了對寫入資料交錯的支援。在 AXI4 中，事務的所有寫入資料必須透過寫入資料通道以連續傳輸的方式提供。

這意味著AXI4 不支援WID。

A5.4.1 移除 WID

取消寫交錯機制會導致WID訊號上傳遞的訊息冗餘。所有寫入資料必須與其關聯的寫地址順序一致。

AXI4 取消了WID訊號，以減少介面的引腳數量。

A5.4.2 遺產考量

大多數 AXI3 主設備不支援寫入交錯，也不需要更新以滿足 AXI4 不允許寫交錯的要求。

任何支援寫入交錯的 AXI3 主設備都必須已經支援一種將寫入交錯深度配置為 1 值的方法，以便與不支援寫入交錯的從設備進行操作。

任何此類 AXI3 主設備都必須將其寫入交錯深度配置為 1 值，才能與 AXI4 相容。

任何 AXI3 從設備都可以接受非交錯寫入數據，因此 AXI3 從設備不存在任何遺留問題。

———— 筆記 ————

任何需要WID訊號的 AXI3 元件都可以根據AWID值產生該訊號。

A5 多事務 A5.4 移除寫入交錯支持

A6章

AXI4 排序模型

本章介紹 AXI4 排序模型，該模型使用 AXI ID 事務標識符對事務進行排序。
它包含以下幾個部分：

- [A6-86頁對排序模型進行了定義](#)
- [A6-87頁的主訂單](#)
- [A6-88 頁的互連訂購訊息](#)
- [A6-89頁的奴隸訂單](#)
- [A6-90頁最終目的地之前的回應](#)
- [請在 A6-91 頁依序寫下觀察結果。](#)

A6.1 排序模型定義

AXI4 協定支援基於 AXI ID 事務標識符的排序模型。

原則是，對於具有相同 ID 的交易：

- 發送到任何單一週邊設備的交易，無論交易地址如何，都必須按照發出順序到達外圍設備。
- 使用相同或重疊位址的記憶體事務必須按照發出順序到達記憶體。

筆記

在具有多個主節點的 AXI 系統中，用於排序模型的 AXI ID 包含基礎設施 ID，每個基礎設施 ID 都唯一標識一個主節點。這意味著排序模型獨立地應用於系統中的每個主節點。

AXI 排序模型還要求同一方向具有相同 ID 的所有交易必須按照發出順序提供回應。

由於讀取位址通道和寫入位址通道是獨立的，如果兩個具有相同 ID 且方向不同的交易之間需要建立排序關係，則主設備必須等待收到第一個交易的回應後才能發出第二個交易。

如果主設備在收到先前反向交易的回應之前，就發出一個方向的交易，那麼這兩個交易之間沒有順序保證。

筆記

如果保證排序需要對先前交易做出回應，則主設備必須確保已收到來自系統中相應位置的回應。來自中間 AXI 組件的回應無法保證與中間緩衝區下游組件的排序。更多資訊請參閱A4-75 頁的「裝置記憶體類型的使用」。

A6.2 主訂購

對於使用相同 ID 沿著相同方向（讀取或寫入）發出多筆交易的主設備，其對這些交易的順序具有以下保證：

- 主伺服器對所有交易的回應順序必須與發出順序相同。
- 對於傳送到裝置記憶體的事務，到達從裝置的順序必須與發出順序相同。
- 對於普通內存，到達從伺服器的事務（位址相同或重疊）的順序必須與發出順序一致。這同樣適用於到達可快取記憶體的事務。也就是說，這適用於所有AxCACHE[3:1]不為0b000 的有效事務。

兩個事務存取相同或重疊位址的定義是：這兩個事務都存取了同一單拷貝原子位址範圍內的至少一個位元組。參見A7-94頁的「單拷貝原子性大小」。

A6.3 互連排序

為滿足訂購模式的要求，互連必須確保：

- 同一方向、同一 ID 的事務到設備記憶體的時間順序將被保留。
- 對於方向相同、ID相同且發送相同或重疊位址的交易，其順序將保持不變。有關重疊位址的定義，請參閱 [A6-87頁的「主順序」部分](#)。
- 具有相同 ID 的寫入回應的時間順序將被保留。
- 具有相同 ID 的讀取回應的時間順序保持不變。
- 與交易相關的 AXI ID 值的任何操作都必須確保排序正確保留原始ID值的要求。
- 任何在事務到達最終目的地之前對其做出回應的元件，都必須確保本節所述的排序要求在事務到達最終目的地之前始終得到滿足。請參閱 [A6-90 頁的「最終目的地之前的回應」](#)。

A6.4 奴隸秩序

為了滿足排序模型的要求，從屬奴隸必須確保：

- 任何已發出回應的寫入交易都必須被任何後續的寫入或讀取事務所遵守，無論事務 ID 為何。
- 任何對裝置記憶體體的寫入操作，即使尚未發出回應，也必須被後續使用相同 ID 對裝置記憶體的任何寫入操作所觀察。
- 任何寫入普通記憶體體的事務，無論後續寫入相同位址或與其重疊位址且ID相同的事務，都必須遵守此規則，即使尚未收到回應。此規則同樣適用於寫入可快取記憶體體的事務。也就是說，所有有效的寫入事務，只要其AWCACHE[3:1]不為0b000，就適用此規則。
- 對於具有相同 ID 的多個寫入事務，必須按照事務到達的順序發出回應。
- 可以按任意順序對具有不同 ID 的多個寫入交易發出回應。
- 任何已發出回應的讀取交易都必須被任何後續的寫入或讀取事務所遵守，無論事務 ID 為何。
- 任何後續使用相同 ID 對裝置記憶體體進行的讀取操作都必須遵守對裝置記憶體的任何讀取操作，即使尚未發出回應。
- 對於具有相同 ID 的多個讀取事務，必須按照事務到達的順序發出回應。
- 對具有不同 ID 的多個讀取交易的回應可以按任意順序發出。

A6.5 到達最終目的地前的回應

任何在交易到達最終目的地之前發出交易回應的中間組件，都必須確保任何上游主節點的任何交易都能看到該交易。

筆記

在本節中，「上游主設備」是指透過中間組件上的從連接埠存取該中間組件的任何設備。

要求如下：

- 對於所有類型的記憶體訪問，任何後續對相同或重疊位址的事務都必須遵守中間元件發出回應的事務。
- 對於對裝置記憶體的訪問，中間元件還必須維護任何後續具有相同 ID 且指向同一從裝置的事務相對於其自身發出的事務的順序。一個回應。

只有當AxCACHE屬性指示允許時，才能向事務提供中間回應。

AXI 協定要求裝置記憶體的存取順序保證必須是對普通記憶體存取順序保證的超集。這確保任何標記為普通的事務都可以轉換為設備事務，而不會破壞其任何原始保證。為了滿足此要求，無論 ID 值如何，對相同或重疊位址的裝置記憶體存取行為必須與普通記憶體存取行為相同。

表 A6-1顯示了記憶體類型、交易 ID 和存取相同或重疊位址的所有組合何時需要排序。

表 A6-1 訂購要求總表			
記憶體類型相同 ID 重疊位址 需要排序			
裝置	是的	是的	是的
		不	是的
	不	是的	是的
		不	不
普通的	是的	是的	是的
		不	不
	不	是的	是的
		不	不

表 A6-1中，普通記憶體的條目也適用於對可快取記憶體的事務。也就是說，它們適用於所有AxCACHE[3:1]不為0b000 的有效事務。

A6.6 有序寫作觀察

為了提高與支援不同排序模型的介面協定的兼容性，定義了一個 Ordered_Write_Observation 屬性，該屬性對於單一介面可以是 True 或 False。

如果 Ordered_Write_Observation 屬性設為 True，則定義一個介面具有此屬性。

不支援 Ordered_Write_Observation 屬性的介面的預設值為 False。

支援 Ordered_Write_Observation 屬性的介面可以更好地支援生產者/消費者排序模型，並提高效能。

如果系統中所有其他代理程式都依照事務發出的順序觀察到具有相同 ID 的兩個寫入事務，則可以將介面宣告為提供 Ordered_Write_Observation。

如果介面沒有 Ordered_Write_Observation 屬性，則只有對相同週邊裝置具有相同 ID 的一系列寫入操作才能保證寫入的觀察順序。為了在沒有 Ordered_Write_Observation 屬性的情況下支援生產者/消費者排序模型，必須先完成對某個週邊裝置的寫入操作並提供BRESP回應，才能向另一個週邊發出後續交易。

A6 AXI4 排序模型 A6.6 有序寫入
觀察

A7章 原子訪問

本章介紹 AXI4 的單副本原子性大小概念，以及 AXI 協定如何實現獨佔存取與鎖定存取機制。本章包含以下幾個部分：

- [A7-94頁上的單拷貝原子大小](#)
- [A7-96頁獨家內容](#)
- [A7-99頁的存取權限已鎖定](#)
- [A7-100頁上的原子存取訊號](#)。

A7.1 單拷貝原子大小

AXI4 協議引入了單拷貝原子大小的概念。該術語定義了事務原子性更新的最小位元組數。AXI4 協定要求大於單拷貝原子大小的交易必須以至少為單拷貝原子大小的區塊來更新記憶體。

—— 筆記 ——

原子性並不一定義資料更新的確切時刻。必須確保的是，任何主設備都無法觀察到原子資料的部分更新形式。例如，在許多系統中，鍊錶等資料結構由 32 位元原子元素組成。對其中一個元素進行原子更新要求整個 32 位元值同時更新。任何主設備都不能接受一次只更新了 16 位，然後在稍後的時間才更新剩餘的 16 位。

更複雜的系統需要支援更大的原子元素，特別是 64 位元原子元素，以便主設備可以使用基於這些更大原子元素的資料結構進行通訊。

系統中支援的單副本原子性大小至關重要，因為參與給定通訊的所有組件都必須支援所需大小的原子元素。如果兩個主設備透過互連和一個從設備進行通信，那麼所有相關元件都必須確保所需大小的事務以原子方式處理。

AXI4 協定不要求特定的單拷貝原子性大小，系統可以設計為支援不同的單拷貝原子性大小。

不同的組件組可以具有不同的單拷貝原子性大小，用於組內通訊。在 AXI4 中，「單拷貝原子組」一詞描述了能夠以特定原子性進行通訊的組件組。例如，圖 A7-1 顯示了一個系統，其中：

- 處理器、數位訊號處理器 (DSP)、DRAM 控制器、DMA 控制器、週邊、SRAM 記憶體及相關互連，均位於 32 位元單拷貝原子組中。
- 處理器、DSP、DRAM 控制器和相關互連也採用 64 位元單拷貝原子模式。




圖 A7-1 具有不同單拷貝原子基團的範例體系

交易的原子性保證永遠不會高於其起始位址的對齊方式。例如，一個未對齊到 8 位元組邊界的 64 位元單拷貝原子組中的突發操作，不具備任何 64 位元單拷貝原子性保證。

與交易關聯的位元組選通訊號不會影響單一副本原子性大小。

A7.1.1

多重複製寫入原子性

若要指定系統提供多副本原子性，需要定義 Multi_Copy_Atomicity 屬性。

如果 Multi_Copy_Atomicity 屬性設定為 True，則系統被定義為具有此屬性。

不支援 Multi_Copy_Atomicity 屬性的系統預設值為 False。

如果滿足以下條件，則系統被定義為多副本原子系統：

- 所有代理程式對同一位置的寫入操作都以相同順序觀察到。
- 寫入到發行者以外的其他代理人可觀察到的位置的操作，對所有代理都是可觀察到的。

可以透過以下方式確保多副本原子性：

- 對於給定的位址，使用單一序列化點(POS)，以便對同一位置的所有存取都有序進行。這必須確保在將位置的新值提供給任何代理之前，該位置的所有一致性快取副本均已失效。
- 避免使用位於任何代理上游的轉發緩衝區。這可以防止對某個位置的緩衝寫入操作在所有代理可見之前就對某些代理可見。

筆記

如果使用 ARM v8 架構處理器，系統必須具備 Multi_Copy_Atomicity 屬性。這是為了支援 Load with Acquire 和 Store with Release 指令。Store with Release 指令要求儲存作業是多副本原子性的。

A7.2 獨家訪問權限

這種獨佔存取機制可以提供信號量類型的操作，而無需在操作期間總線始終專用於某個特定的主設備。這意味著信號量類型的操作既不會影響匯流排存取延遲，也不會影響最大可達頻寬。

AxLOCK訊號用於選擇獨佔訪問，RRESP和BRESP訊號分別指示獨佔存取讀取或寫入的成功或失敗。

從設備需要額外的邏輯來支援獨佔存取。AXI 協定提供了一種機制，用於指示主裝置何時嘗試對不支援獨佔存取的從裝置進行獨佔存取。本節的其餘部分將介紹 AXI 獨佔存取機制。

A7.2.1 專屬存取流程

專屬存取的基本機制是：

1. 主設備對位址執行獨佔讀取操作。
2. 稍後，主裝置嘗試透過對相同位址執行獨佔寫入來完成獨佔操作，並且使用與獨佔讀取所使用的ARID相符的AWID。
3. 這種獨佔寫入權限可以透過以下兩種方式之一來表示：
 - 如果自獨佔讀取存取以來沒有其他主裝置寫入該位置，則表示成功。在這種情況下，獨佔寫入會更新記憶體。
 - 如果自獨佔讀取權限取得以來，另一個主裝置已寫入該記憶體位置，則此操作失敗。在這種情況下，該記憶體位置不會被更新。

主設備可能無法完成獨佔操作的寫入部分。獨佔存取監控硬體對於每個事務 ID 僅監控一個位址。如果主設備未完成獨佔作業的寫入部分，則該主設備隨後使用相同交易 ID 進行的獨佔讀取操作會改變監控獨佔存取的位址。

A7.2.2 從大師的視角獲得獨家見解

主設備透過執行獨佔讀取操作來啟動獨佔操作。如果交易成功，從裝置將傳回 EXOKAY 回應，表示從裝置已記錄要進行獨佔監控的位址。

訪問。

如果主裝置嘗試從不支援獨佔存取的從裝置進行獨佔讀取，則從裝置將傳回 OKAY 回應而不是 EXOKAY 回應。

————— 筆記 —————

主裝置可以將 OKAY 回應視為錯誤情況，表示不支援獨佔存取。
此規範建議主設備不要執行此獨佔操作的寫入部分。

在獨佔讀取操作完成後的一段時間，主設備會嘗試對相同位址執行獨佔寫入操作。如果該位址的內容自獨佔讀取操作以來沒有發生變化，則獨佔寫入操作成功。從裝置返回 EXOKAY 回應，並更新該記憶體位址。

如果自獨佔讀取以來目標位址的內容髮生了變化，則獨佔寫入嘗試失敗，從裝置傳回 OKAY 回應而不是 EXOKAY 回應。獨佔寫入嘗試不會更新記憶體位址。

主設備可能無法完成獨佔操作的寫入部分。如果發生這種情況，從裝置會繼續監視該位址，直到另一次獨佔讀取操作開始新的獨佔存取序列。

主設備在獨佔存取序列的讀取部分完成之前，不得開始寫入部分。

A7.2.3 從奴隸的視角獲得獨家體驗。

不支援獨佔存取的從設備可以忽略AxLOCK訊號。它必須對普通訪問和獨佔訪問都提供 OKAY 回應。

支援獨佔存取的從設備必須配備監控硬體。本規範建議，此類從設備應為每個可存取它的支援獨佔存取的主設備 ID 配備一個監控單元。ARM架構參考手冊（ARMv7-A 和 ARMv7-R 版）定義了獨佔存取監控器，單一連接埠從裝置可以擁有外部的獨佔存取監控器。多個連接埠從設備可能需要內部監控。

獨佔存取監視器會記錄任何獨佔讀取操作的位址和ARID值。然後，它會監視該位置，直到發生對該位置的寫入操作，或直到發生另一個具有相同ARID值的獨佔讀取操作。
將顯示器重設為不同的位址。

當從裝置收到具有特定AWID值的獨佔寫入要求時，監控器會檢查該位址是否已被監控以進行獨佔存取。如果已被監控，則表示自上次獨佔讀取存取以來，該位址尚未發生寫入操作，獨佔寫入操作繼續進行，完成獨佔存取。從裝置向主裝置傳回 EXOKAY 回應，並更新定址的記憶體位址。

如果在獨佔寫入時，該位址不再使用相同的AWID值進行監控，則表示存在以下情況之一：

- 自獨家閱讀權限授予以來，位置已更新。
- 顯示器已重置到其他位置。

在這兩種情況下，獨佔寫入都無法更新尋址位置，且從裝置必須傳回 OKAY 回應而不是 EXOKAY 回應。

A7.2.4 專屬訪問限制

以下限制適用於專屬存取權限：

- 對於給定 ID 的獨佔寫入操作，其突發大小和突發長度必須與先前具有相同 ID 的獨佔讀取操作的突發大小和突發長度相同。
- 獨佔存取的位址必須與交易中的總位元組數對齊，即突發大小和突發長度的乘積。
- 獨佔讀取和獨佔寫入的位址必須相同。
- 獨佔讀取的ARID值必須與獨佔寫入的AWID值相符。
- 獨佔讀取和獨佔寫入事務的控制訊號必須相同。
- 在獨佔存取突發傳輸中要傳輸的位元組數必須是 2 的冪，即 1、2、4、8、16、32、64 或 128 位元組。
- 一次獨佔突發傳輸的最大位元組數為 128。
- 在 AXI4 中，獨佔存取的突發長度不得超過 16 次傳輸。
- AxCACHE訊號的值必須保證監視獨佔存取的從裝置能夠看到該事務。例如，獨佔存取的AxCACHE值不能指示該事務是可快取的。

不遵守這些限制會導致不可預測的行為。

在獨佔操作期間需要監控的最小位元組數由交易的突發長度和突發大小決定。從設備可以監控更大的位元組數，最多可達 128 位元組，這是獨佔存取的最大位元組數。但是，這可能會導致原本成功的獨佔存取被錯誤地判定為失敗，因為相鄰的位元組被更新了。

A7.2.5 不支持獨佔訪問的奴隸

回應訊號RRESP和BRESP包括用於表示正常存取成功的 OKAY 回應和用於表示獨佔存取成功的 EXOKAY 回應。這意味著不支援獨佔存取的從裝置可以提供 OKAY 回應來指示獨佔存取失敗。

筆記

- 對不支援獨佔存取的從裝置執行獨佔寫入操作，總是會更新記憶體位置。
- 對支援獨佔存取的從裝置執行獨佔寫入操作，僅當獨佔存取被執行時才會更新記憶體位置。
寫入成功。

A7.3 鎖定存取權限

AXI4 不支援鎖定事務。但是，AXI3 實作必須支援鎖定事務。

筆記

AXI4 取消了對鎖定事務的支持，原因如下：

- 大多數元件不需要鎖定事務
 - 鎖定交易的實施對以下方面有顯著影響：
 - 互連的複雜性
 - 提供服務品質保證的能力。
-

在本規範中，AxLOCK表示ARLOCK或AWLOCK。

當主設備使用AxLOCK訊號表示某個交易已被鎖定時，互連網路必須確保只有該主設備才能存取目標從設備區域，直到來自同一主設備的未鎖定事務完成為止。互連網路中的仲裁器必須強制執行此限制。

在主設備開始執行一系列鎖定的讀取或寫入交易之前，必須確保沒有其他事務等待完成。

任何帶有AxLOCK指示的已鎖定交易都會強制互連鎖定後續交易。因此，鎖定序列必須始終以不帶有AxLOCK指示的已鎖定交易的最終交易完成。此最終事務包含在已鎖定的序列中，並有效地解除鎖定。

在完成鎖定序列時，主裝置在發出最終解鎖交易之前，必須確保所有先前的鎖定交易均已完成。然後，它必須確保最終解鎖交易已完成，才能開始任何其他交易。

主控端必須確保鎖定序列中的所有交易都具有相同的AxID值。

筆記

鎖定存取要求互連網路在鎖定序列進行期間阻止任何其他交易的發生，因此可能會影響互連網路的效能。本規範建議僅將鎖定存取用於支援舊式裝置。

本規範建議採取以下限制措施，但這些限制並非強制性的：

- 將所有鎖定的交易序列儲存在單一 4KB 位址區域內
- 限制任何鎖定的交易序列最多只能包含兩筆交易。

A7.4 原子存取訊號

在 AXI3 中，AxLOCK訊號分別指定普通存取、獨佔存取和鎖定存取。表 A7-1顯示了AxLOCK訊號的 AXI3 編碼。

表 A7-1 AXI3 原子存取編碼

AxLOCK[1:0] 存取類型	
0b00	正常訪問
0b01	獨家訪問權限
0b10	鎖定訪問
0b11	預訂的

AXI4 取消了對鎖定事務的支持，僅使用 1 位元鎖定訊號。表 A7-2顯示了 AXI4 中AxLOCK訊號的編碼。

表 A7-2 AXI4 原子存取編碼

AxLOCK 存取類型	
0b0	正常訪問
0b1	獨家訪問權限

A7.4.1 遺產考量

- 在 AXI4 環境中，任何 AXI3 鎖定的事務都會如下轉換：
- AWLOCK[1:0] = 0b10被轉換為普通的寫事務，AWLOCK = 0b0
 - ARLOCK[1:0] = 0b10轉換為普通的讀取事務，ARLOCK = 0b0。

該規範建議執行此類轉換的任何組件（通常是互連組件）都應包含一個可選機制，用於檢測和標記此類轉換是否已發生。

如果執行此轉換後任何元件無法正常運作，則該元件不能在 AXI4 環境中使用。

筆記

對於許多使用鎖定事務的遺留案例，例如執行SWP指令，可能需要進行軟體更改，以防止使用任何強制執行鎖定事務的指令。

A8章

AXI4 附加訊號

本章介紹 AXI4 中引入的附加訊號，以擴展 AXI 介面的應用範圍。
它包含以下幾個部分：

- [A8-102頁上的QoS訊號](#)
- [A8-103 頁的多區域訊號](#)
- [A8-104 頁上的使用者自訂訊號。](#)

A8.1 QoS 訊號

本節介紹 AXI4 協定中為支援服務品質(QoS) 而新增的附加訊號。

A8.1.1 QoS介面訊號

AXI4 訊號集擴展為支援兩個 4 位元 QoS 識別碼：

AWQOS是一個 4 位元 QoS 標識符，在每個寫入交易的寫入位址通道上傳送。

ARQOS是一個 4 位元 QoS 標識符，在每次讀取事務的讀取位址通道上傳送。

在本規範中，AxQOS表示AWQOS或ARQOS。

該協議並未明確規定 QoS 標識符的具體用途。本規範建議將AxQOS用作相關寫入或讀取事務的優先指示符。數值越高，表示事務優先順序越高。

預設值0b0000表示該介面未參與任何 QoS 方案。

————— 筆記 —————

QoS 標識符還可以有其他解釋。

A8.1.2 主考量

主設備可以產生自己的AxQoS值，如果它可以產生多個流量流，則可以為不同的流量流選擇不同的 QoS 值。

對服務品質 (QoS) 的支持需要係統層面理解所使用的 QoS 方案，以及所有參與組件之間的協作。因此，本規範建議主組件應具備一定的可編程性，以便控制任何給定場景下使用的特定 QoS 值。

如果主元件不支援可程式的QoS方案，則可以使用代表其產生的交易相對優先權的QoS值。如果需要，這些值可以對應到其他系統級QoS值。

無法產生自身AxQOS值的伺服器必須使用預設值。

————— 筆記 —————

本規範預期許多互連組件實作將支援可編程暫存器，這些暫存器可用於為連接的主設備分配 QoS 值。這些值將取代主設備提供的 QoS 值（無論是已編程的還是預設的）。

A8.1.3 系統考量

AXI4 中定義的 QoS 訊號可以與任何相容的系統級 QoS 方法一起使用。

QoS 的預設系統層級實作方式是：任何可以選擇處理多個交易的元件都會優先選擇 QoS 值最高的事務進行處理。這種選擇僅在沒有其他 AXI 約束要求以特定順序處理事務時才會發生。

————— 筆記 —————

這意味著 AXI 排序規則優先於 QoS 排序。

可以實施與此預設方案相容的更複雜的QoS方案。

A8.2 多區域訊號傳導

本節介紹 AXI4 協定中為支援多個區域介面而提供的可選附加訊號。

A8.2.1 附加介面訊號

此外，AXI4 介面訊號集還可以擴展以支援兩個 4 位元區域識別碼：
 AWREGION 區域標識符，在每次寫入事務時透過寫入位址通道發送。
 ARREGION 區域標識符，在每次讀取事務的讀取位址通道上傳送。

在本規範中，AxREGION 表示 AWREGION 或 ARREGION。

4 位元區域識別碼可用於唯一標識最多 16 個不同的區域。區域標識符可以解碼高位址。在任何 4K 位元組的位址範圍內，區域標識符必須保持不變。
 空間。

使用區域標識符意味著從設備上的單個物理接口可以提供多個邏輯接口，每個邏輯接口在系統地址映射中具有不同的位置。使用區域標識符也意味著從設備無需支援不同邏輯介面之間的位址解碼。

本協定要求互連在對具有多個邏輯介面的單一從設備執行位址解碼功能時，產生 AxREGION 訊號。如果從設備在系統位址對映中只有一個實體接口，則互連必須使用預設的 AxREGION 值。請參閱 A10 章「預設訊號與互通性」。

區域標識符有多種使用模型，包括但不限於以下幾種：

- 週邊裝置的主資料通路和控制暫存器可以位於位址對映中的不同位置，並且可以透過單一介面訪問，而無需從裝置執行位址解碼。
- 從屬進程在不同的記憶體區域可以表現出不同的行為。例如，從屬進程可能提供讀取操作。在一個區域具有寫入權限，但在另一個區域具有唯讀權限。

從設備必須確保協定訊號正確，事務順序正確。從設備必須確保以正確的順序向具有相同 AXI ID 的不同區域提供兩個事務的回應。

從設備還必須確保針對任何 AxREGION 值發出正確的協定訊號。如果從裝置實現的區域少於 16 個，則從裝置必須確保在任何嘗試存取不支援的區域時發出正確的協定訊號。具體實現方式由實作定義。例如，從設備可以透過以下方式確保這一點：

- 對任何存取不受支援區域的事務提供錯誤回應
- 為所有不支援的區域建立支援區域的別名，以確保所有存取都能得到符合協定的回應。

AxREGION 訊號僅提供現有位址空間的位址解碼，供從設備使用，因此無需額外的位址解碼功能。這些訊號不會創造新的獨立位址空間。

AxREGION 只能存在於位址解碼函數下游的介面上。

A8.3 使用者自訂訊號

AXI4 介面訊號集也可以選擇在每個 AXI4 頻道上包含一組使用者定義的訊號，稱為使用者訊號。

通常，本規範建議不要使用使用者訊號，因為 AXI 協定沒有定義這些訊號的功能。如果兩個元件以不相容的方式使用相同的使用者訊號，則可能導致互通性問題。

A8.3.1 訊號命名

- 每個 AXI4 通道定義的使用者訊號名稱如下：
- AWUSER 寫入位址通道 使用者訊號。
- ARUSER 讀取地址通道用戶訊號。
- WUSER 寫入資料通道使用者訊號。
- RUSER 讀取資料通道用戶訊號。
- 布薩 寫入響應通道用戶訊號。

在本規範中，AxUSER 表示 AWUSER 或 ARUSER。

A8.3.2 使用注意事項

在實現用戶訊號的情況下，並非所有頻道都必須支援用戶訊號。也就是說，是否支援使用者訊號的設計決策是針對每個頻道獨立做出的。

本規範建議在互連線中包含用戶訊號，但是，並沒有要求在主設備或從設備上包含用戶訊號。

本規範建議互連組件應支援使用者訊號，以便在主組件和從組件之間傳遞這些訊號。使用者定義訊號的寬度由實作定義。

每個頻道的情況可能都不一樣。

A9章 低功耗介面

本章介紹AXI低功耗接口，該接口可在進入和退出低功耗狀態期間提供控制功能。本章包含以下幾個部分：

- 關於[A9-106頁上的低功耗接口](#)
- [A9-107 頁上的低功耗時脈控制](#)。

A9.1 關於低功耗接口

低功耗介面是 AXI 協定的一個可選擴展，它面向兩類不同的周邊：

- 任何沒有斷電序列，並且可以指示何時可以關閉其時鐘的周邊設備。
- 任何需要斷電序列且只有在進入低功耗狀態後才能關閉時鐘的周邊。此週邊裝置需要系統時脈控制器指示何時啟動斷電序列，並且必須在進入低功耗狀態後發出訊號。

A9.2 低功耗時脈控制

低功耗時脈控制介面由以下訊號組成：

- 來自周邊設備的訊號，指示何時可以啟用或停用其時脈。
- 系統時脈控制器發出兩個握手訊號，請求退出或進入低功耗狀態。

A9.2.1 需要外圍時鐘

CACTIVE訊號指示外設是否需要時脈訊號。週邊發出CACTIVE 訊號。

當需要啟用時鐘時，值為高電平，系統時鐘控制器必須立即啟用時鐘。

週邊取消置位CACTIVE 訊號，表示它不需要時脈。系統時鐘控制器可以停用時鐘，但並非必須這樣做。

時脈可隨時啟用或停用的周邊裝置可以永久輸出CACTIVE LOW 訊號。時脈必須始終啟用的周邊必須永久輸出CACTIVE HIGH 訊號。

CACTIVE是某些週邊所需的唯一時脈控制訊號，這些週邊設備無需斷電或上電操作。順序。

A9.2.2 關機或開機握手

對於具有斷電或上電序列的外設，只有在收到系統時脈控制器的請求後才會進入低功耗狀態。AXI 協定提供請求/確認握手訊號來支援此請求：

系統時脈控制器使用CSYSREQ訊號請求：

- 週邊進入低功耗狀態。系統時脈控制器驅動CSYSREQ。發出低電平訊號以發起請求。
- 週邊退出低功耗狀態。系統時脈控制器驅動CSYSREQ。發出高電平訊號以發起請求。

CSYSACK週邊裝置使用CSYSACK訊號進行確認：

- 請求進入低功耗狀態。當偵測到此請求時，它會將CSYSACK拉低。
- 請求退出低功耗狀態。當偵測到此請求時，它會將CSYSACK置高。

圖 A9-1顯示了CSYSREQ和CSYSACK之間的關係。




圖 A9-1 CSYSREQ 與 CSYSACK 握手

如圖 A9-1所示，在序列開始時，CSYSREQ和CSYSACK均為高電平，表示正常時脈控制運作。在 T1 時刻，系統時脈控制器將CSYSREQ拉低，表示請求週邊進入低功耗狀態。外設在 T2 時刻透過將CSYSACK拉低來確認該請求。在 T3 時刻，系統時脈控制器將CSYSREQ拉高，表示請求外設退出低功耗狀態。在 T4 時刻，外設將CSYSACK拉高以確認退出。

AXI 協定要求CSYSREQ和CSYSACK 之間存在這種關係。

週邊裝置可以接受或拒絕系統時脈控制器發出的進入低功耗狀態的請求。當外設透過將CSYSACK拉低來確認請求時，CACTIVE訊號的電平指示了請求是否被接受或拒絕。

A9.2.3 接受低功耗請求

圖 A9-2 顯示了周邊設備接受系統低功耗請求時的事件順序。




圖 A9-2 接受低功耗請求

如圖A9-2 所示，在 T1 時刻，系統時脈控制器將CSYSREQ拉低，請求週邊進入低功耗狀態。外設辨識到該要求後，執行其掉電序列，並在 T2 時刻將CACTIVE拉低，表示可以移除時脈訊號。然後在 T3 時刻，外設發出CSYSACK訊號。

將 CSYSACK 拉低表示其已完成進入低功耗狀態。外設必須在將CACTIVE拉低至少一個週期後才能將CSYSACK拉低。

有關退出低功耗狀態的詳細信息，請參閱A9-109 頁的“退出低功耗狀態”。

A9.2.4 拒絕低功率請求

圖 A9-3 顯示了周邊設備拒絕系統低功耗請求時的事件順序。




圖 A9-3 拒絕低功耗請求

如圖A9-3 所示，在 T1 時刻，系統時脈控制器將CSYSREQ拉低，請求週邊進入低功耗狀態。在 T2 時刻，週邊裝置透過將CSYSACK拉低來確認低功耗請求，但透過保持CACTIVE高電平和CSYSREQ高電平來拒絕該請求。在 T4 時刻，外設透過將CSYSACK拉高來完成退出序列。

A9.2.5 退出低功耗狀態

系統時脈控制器或週邊裝置均可要求退出低功耗狀態。此協定要求低功耗狀態下CSYSREQ和CSYSREQ訊號均保持低電平，將其中任一訊號置高即可啟動退出序列。

系統時脈控制器啟動退出

圖 A9-4顯示系統時脈控制器啟動退出低功耗狀態。




圖 A9-4 系統時脈控制器啟動退出低功耗狀態

在 T1 時刻，系統時脈控制器驅動CSYSREQ HIGH 以請求退出低功耗狀態，然後啟用時脈。

週邊檢測到CSYSREQ為高電平，執行上電序列，並在 T2 時刻驅動CACTIVE。

將 CSYSACK 置高表示需要時脈訊號。然後，週邊在 T3 處以將CSYSACK 置高來完成退出序列。

週邊設備啟動退出

圖 A9-5顯示了由週邊設備發起的退出低功耗狀態的訊號。




圖 A9-5 週邊設備啟動退出低功耗狀態

在 T1 時刻，週邊驅動CACTIVE HIGH 訊號，表示它需要時脈訊號。系統時脈控制器隨後必須恢復時脈訊號。

在 T2 時刻，系統時脈控制器將CSYSREQ拉高，以繼續握手序列。週邊完成從低功耗狀態的退出，並將CSYSACK拉高，以完成退出序列。

—— 筆記 ——

外設可以保持CSYSACK低電平，直到完成其退出序列。

A9.2.6 時鐘控制序列概要

圖 A9-6顯示了請求進入低功耗狀態的典型流程。




圖 A9-6 請求進入低功耗狀態

圖 A9-7顯示了退出低功耗狀態的典型流程。




圖 A9-7 退出低功耗狀態

A9.2.7 在低功耗域中組合週邊設備

系統時脈控制器可以將多個不同的周邊裝置組合到同一個低功耗時脈域。如果遵守以下規則，它就可以將該時脈域視為單一週邊：

- 時脈域的CACTIVE訊號是時脈域內所有周邊CACTIVE訊號的邏輯或結果。這意味著，只有當所有周邊都指示可以停用時鐘時，系統時鐘控制器才能停用時鐘。
- 系統時脈控制器必須使用單一CSYSREQ訊號，該訊號被路由到時脈域中的所有周邊。
- 時脈域CSYSACK訊號的產生方式如下：
 - CSYSACK的下降沿發生在上一個CSYSACK訊號的下降沿。
 - 域中的周邊設備驅動CSYSACK低電平
 - CSYSACK的上升沿出現在上一個CSYSACK訊號的上升沿。
 - 域中的外圍設備驅動CSYSACK HIGH。

A9 低功耗介面 A9.2 低功耗時脈
控制

A10章

預設訊號和互通性

本章介紹 AXI 介面的預設訊號和互通性。

AXI 協定並不要求元件使用 AXI 介面上的所有可用訊號。為了幫助連接那些不使用所有訊號的元件，本章定義了介面的主要類別以及適用於每個類別的限制。本章包含以下幾個部分：

- [A10-114 頁的互通性原則](#)
- [A10-115頁上的主要介面類別](#)
- [A10-116 頁上的預設訊號值。](#)

A10.1 互通性原則

以下互通性原則適用於 AXI3 和 AXI4 元件。

總體原則是，元件必須支援所有輸入組合，但不必產生所有輸出組合。例如，從設備必須支援所有可能的突發長度，而主設備只需產生自身使用的突發類型。此策略確保所有元件都能與其他元件協同工作。

在下列情況下，可以從 AXI 介面中省略訊號：

可選輸出

如果某個元件可能需要一個與預設值不符的值，那麼該元件必須有輸出訊號。

如果一個元件始終需要與[A10-116 頁「預設訊號值」](#)中指定的預設值相符的值，則該元件不需要具有該訊號。

可選輸入

如果主設備或從設備不需要觀察輸入訊號即可正常進行功能操作，則可以省略輸入訊號。

筆記

互連組件在適當情況下也可以省略訊號。例如，如果某個訊號始終只驅動到其預設值，則無需透過互連傳輸該訊號。該訊號可以在其目標位置產生。同樣，如果某個訊號在任何目標位置都未使用，則也無需透過互連傳輸該訊號。

A10.2 主要介面類別

以下各節將介紹主要介面類別。

A10.2.1 讀/寫介面

讀寫介面包括以下 AXI 通道：

擷取實體	讀取地址通道。
拉	讀取資料通道。
AW	寫入位址通道。
W	寫入資料通道。
B	寫入響應通道。

A10.2.2 只讀介面

只讀介面僅支援讀取事務，包括以下 AXI 通道：

擷取實體	讀取地址通道。
拉	讀取資料通道。

———— 筆記 ————

只讀介面不支援獨佔存取。

A10.2.3 只寫介面

只寫介面僅支援寫入事務，包括以下 AXI 通道：

AW	寫入位址通道。
W	寫入資料通道。
B	寫入響應通道。

———— 筆記 ————

只寫介面不支援獨佔存取。

A10.2.4 內存從設備和周邊設備從設備

AXI 從設備分為記憶體從設備或週邊設備從設備。

記憶體從設備必須正確處理所有事務類型。

外圍從設備應具有明確的存取方法，該方法規定了可用於存取設備的事務類型，以及對設備存取方式的任何限制。通常，組件的資料手冊中會描述已定義的存取方法。任何未採用已定義存取方法的存取都可能導致外圍從設備發生故障，但為了防止系統死鎖，此類故障應以符合協議的故障安全方式完成。外圍從設備無需持續正確運作。

由於外圍從設備只需在其定義的存取方式下正常工作，因此外圍從設備可以擁有顯著減少的介面訊號集。

———— 筆記 ————

所有週邊裝置都應支援一部分事務，允許使用可在 C 代碼中指定的存取方式來控制週邊裝置。例如，可能支援單一 8 位元、單一 16 位元或單一 32 位元對齊的交易。

沒有最小子集要求，因為不同週邊裝置支援的事務子集可能不同。例如，一個週邊設備可能只支援 16 位元訪問，而另一個週邊可能只支援 32 位元訪問。

訪問。

A10.3 預設訊號值

此規範表明，一般來說，為了最大限度地重複利用 IP，AXI 元件介面應包含所有訊號。所有訊號的存在降低了設計流程系統整合階段出錯的風險，並且還可以幫助支援一些無法有效支援缺失訊號預設值的設計流程。

下表顯示了 AXI 必要訊號和可選訊號，以及未實現可選訊號時適用的預設訊號值：

- [A10-117 頁的表 A10-1](#)顯示了主介面寫入通道訊號
- [A10-118 頁的表 A10-2](#)顯示了記憶體從介面寫入通道訊號
- [A10-119 頁的表 A10-3](#)顯示了主介面讀取通道訊號
- [A10-120 頁的表 A10-4](#)顯示了記憶體從介面讀取通道。

以下各節將提供有關預設訊號要求的更多資訊：

- [A10-120 頁上的主位址](#)
- [A10-121 頁上的從屬地址](#)
- [A10-121 頁上的記憶體從屬](#)
- [交易內容填寫在 A10-121 頁。](#)
- [閱讀 A10-121 頁的交易記錄](#)
- [A10-121 頁的回應訊號](#)
- [A10-121 頁上的非安全存取和安全存取。](#)

表 A10-1 主介面寫入通道訊號與預設訊號值

訊號	描述	需要方向指示 ?預設		
時鐘	全球時鐘	輸入	必需的	-
ARESETn	全球重置	輸入	必需的	-
艾維德	寫入位址 ID	輸出	選修的	全部為零
AWADDR	寫地址	輸出	必需的	-
AW區域	寫入區域	輸出	選修的	全部為零
奧倫	突發長度	輸出	選修的	全零 ,長度 1
AWSIZE	爆發大小	輸出	選修的	資料匯流排寬度
爆發	爆發型	輸出	選修的	0b01 , INCR
奧洛克	鎖型	輸出	選修的	全零 ,正常訪問
警告	快取類型	輸出	選修的	0b0000
AWPROT	保護類型	輸出	必需的	-
AWQOS	服務品質值	輸出	選修的	0b0000
無效	寫入位址有效	輸出	必需的	-
已經	寫入位址已準備就緒	輸入	必需的	-
WDATA	寫入數據	輸出	必需的	-
西斯特拉布	寫入頻閃燈	輸出	選修的	全部
最後一個	最後寫上	輸出	必需的	-
有效	寫出有效	輸出	必需的	-
準備好了	準備好寫作	輸入	必需的	-
出價	響應 ID	輸入	選修的	-
布雷斯普	寫回覆	輸入	選修的	-
BVALID	請寫出有效的回復	輸入	必需的	-
麵包	已準備好應對	輸出	必需的	-

表 A10-2 記憶體從介面寫入通道訊號和預設訊號值

訊號名稱	描述	需要方向指示 ? 預設		
時鐘	全球時鐘	輸入	必需的	-
ARESETn	全球重置	輸入	必需的	-
艾維德	寫入位址 ID	輸入	必需的	-
AWADDR	寫地址	輸入	必需的	-
AW區域	寫入區域	輸入	選修的	-
奧倫	突發長度	輸入	必需的	-
AWSIZE	爆發大小	輸入	必需的	-
爆發	爆發型	輸入	必需的	-
奧洛克	鎖型	輸入	選修的	-
警告	快取類型	輸入	選修的	-
AWPROT	保護類型	輸入	選修的	-
AWQOS	服務品質值	輸入	選修的	-
無效	寫入位址有效	輸入	必需的	-
已經	寫入位址已準備就緒	輸出	必需的	-
WDATA	寫入數據	輸入	必需的	-
西斯特拉布	寫入頻閃燈	輸入	必需的	-
最後一個	最後寫	輸入	選修的	-
有效	寫出有效	輸入	必需的	-
準備好了	準備好寫作	輸出	必需的	-
出價	響應 ID	輸出	必需的	-
布雷斯普	寫回覆	輸出	選修的	0b00 好的
BVALID	寫入有效響應		必需的	-
麵包	已準備好應對	輸入	必需的	-

表 A10-3 主介面讀取通道訊號與預設訊號值

訊號名稱	描述	需要方向指示 ? 預設		
乾旱	讀取地址 ID	輸出	選修的	全部為零
阿拉德	讀取位址	輸出	必需的	-
區域	讀取區域	輸出	選修的	0x0
阿倫	突發長度	輸出	選修的	全零 , 長度 1
阿爾塞茲	爆發大小	輸出	選修的	資料匯流排寬度
爆裂	爆發型	輸出	選修的	0b01 , INCR
阿洛克	鎖型	輸出	選修的	全零 , 正常訪問
古舊	快取類型	輸出	選修的	0b0000
ARPROT	保護類型	輸出	必需的	-
ARQOS	服務品質值	輸出	選修的	0b0000
ARVALID	讀取地址有效	輸出	必需的	-
已經	讀取位址準備就緒 輸入		必需的	-
放射免疫學	讀取資料 ID	輸入	選修的	-
RDATA	讀取數據	輸入	必需的	-
RRESP	閱讀回覆	輸入	選修的	-
RLAST	上次閱讀	輸入	選修的	-
有效	讀取有效訊息	輸入	必需的	-
準備就緒	閱讀準備	輸出	必需的	-

表 A10-4 記憶體從介面讀取通道訊號和預設訊號值

訊號名稱	描述	需要方向指示 ? 預設		
乾旱	讀取地址 ID	輸入	必需的	-
阿拉德	讀取位址	輸入	必需的	-
區域	讀取區域	輸入	選修的	-
阿倫	突發長度	輸入	必需的	-
阿爾塞茲	爆發大小	輸入	必需的	-
爆裂	爆發型	輸入	必需的	-
阿洛克	鎖型	輸入	選修的	-
古舊	快取類型	輸入	選修的	-
ARPROT	保護類型	輸入	選修的	-
ARQOS	服務品質值	輸入	選修的	-
ARVALID	讀取地址有效	輸入	必需的	-
已經	讀取位址準備就緒	輸出	必需的	-
放射免疫學	讀取資料 ID	輸出	必需的	-
RDATA	讀取數據	輸出	必需的	-
RRESP	閱讀回覆	輸出	選修的	0b00 好的
RLAST	上次閱讀	輸出	必需的	-
有效	讀取有效訊息	輸出	必需的	-
準備就緒	閱讀準備	輸入	必需的	-

A10.3.1 主地址

- AxADDR對主設備提供的位址位數沒有最低要求。
- 如果主設備所連接的系統的位址匯流排寬度與主設備提供的位址匯流排寬度不同：
- 如果系統位址寬度大於主設備提供的位址寬度，則額外的高位址位元必須使用全零的預設值。
 - 如果系統位址比主控端提供的位址窄，則主控端的高位址必須保持未連接狀態。

筆記

通常情況下，主設備提供 32 位元尋址，主設備也可以選擇支援高達 64 位元尋址。

A10.3.2 從屬地址

AxADDR從設備使用的位址位數沒有最低要求。

從設備不需要具有低位址位元來支援在系統資料匯流排寬度內進行解碼，並且可以假定這些低位址位元的預設值為全零。

如果從設備擁有的位址位數多於互連提供的位址位數，則高位址位數將使用全零的預設值。

通常，記憶體從裝置至少擁有足夠的位址位元來完全解碼 4KB 的位址範圍。

A10.3.3 內存從屬設備

AxLOCK並非記憶體從設備必須使用AxLOCK輸入。但是，支援獨佔存取的記憶體從裝置需要這些訊號。

AxCACHE記憶體從裝置並非必須使用AxCACHE輸入。內存從設備不

如果滿足下列任一條件，則需要這些訊號：

- 它沒有快取行為
- 它以相同的方式緩存所有交易。

A10.3.4 寫入交易

WSTRB[3:0]如果主裝置始終執行完整資料寫入，則無需使用寫入通訊號WSTRB[3:0]。匯流排寬度寫入交易。寫入通訊號的預設值是所有訊號都置位。

從設備無需使用WLAST訊號。由於寫入突發長度已定義，從裝置可以根據突發長度AWLEN[7:0]訊號計算最後一次寫入資料傳輸時間。

A10.3.5 讀取交易

RLAST主設備無需使用RLAST訊號。由於讀取突發長度已定義，主設備可以根據突發長度ARLEN[7:0]訊號計算最後一次讀取資料傳輸的時間。

A10.3.6 響應訊號

RRESP、BRESP如果主設備同時滿足下列兩個條件，則不需要RRESP和BRESP輸入：

- 不執行獨佔訪問。
- 無需通知交易錯誤。

如果從設備同時滿足以下兩個條件，則不需要RRESP和BRESP輸出：

- 不支援獨佔存取。
- 不會產生錯誤響應。

A10.3.7 非安全訪問和安全訪問

AxPROT 是一種從設備，它不需要區分非安全存取和安全訪問，但它確實不需要任何額外的保護支持，不需要AxPROT輸入訊號。

警告

務必謹慎處理AxPROT訊號。AxPROT [1]訊號指示交易是安全的還是非安全的，這些位元分配錯誤會導致系統行為異常。

B 部分

AMBA AXI4-Lite 介面規範

B1章

AMBA AXI4-Lite

本章定義了 AXI4-Lite 介面及其相關協定。AXI4-Lite 適用於不需要 AXI4 全部功能的簡單控制暫存器式介面。

本章包含以下幾個部分：

- [B1-126 頁上AXI4-Lite 的定義](#)
- [B1-128 頁的互通性](#)
- [B1-129 頁定義了轉換機制](#)
- [B1-131頁上的轉換、保護與偵測。](#)

B1.1 AXI4-Lite 的定義

本節定義了 AXI4-Lite 組件的功能和訊號需求。

AXI4-Lite 操作的關鍵功能是：

- 所有交易的突發長度均為 1
- 所有資料存取都使用資料匯流排的全部寬度。
AXI4-Lite 支援 32 位元或 64 位元資料匯流排寬度。
- 所有訪問均不可修改、不可緩衝。
- 不支援獨佔存取權限。

B1.1.1 訊號列表

表 B1-1 顯示了 AXI4-Lite 介面所需的訊號。

表 B1-1 AXI4-Lite 介面訊號					
全球的	寫入位址通道	寫入資料通道	寫入響應通道	讀取地址通道	讀取資料通道
時鐘	無效	WVALID BVALID		ARVALID	有效
ARESETn AWREADY WREADY BREADY				已經	準備就緒
—	AWADDR	WDATA BRESP		阿拉德	RDATA
—	AWPROT	WSTRB —		ARPROT	RRESP

AXI4 訊號在 AXI4-Lite 中進行了修改

AXI4-Lite 介面不完全支援以下訊號：

RRESP、BRESP

讀取資料和寫入回應通道不支援 EXOKAY 回應。

AXI4-Lite 不支援 AXI4 訊號

AXI4-Lite 介面不支援以下訊號：

AWLEN、ARLEN 突發長度定義為 1，相當於 AxLEN 值為零。

AWSIZE、ARSIZE 所有存取都被定義為資料匯流排的寬度。

————— 筆記 —————
AXI4-Lite 需要固定的資料匯流排寬度，可以是 32 位元或 64 位元。

爆發、爆發

由於突發長度為 1，因此突發類型沒有意義。

阿洛克、阿洛克

所有訪問均定義為普通訪問，相當於 AxLOCK 值為零。

AWCACHE、ARCACHE

所有存取均定義為不可修改、不可緩衝，等同於 AxCACHE 值為 0b0000。

WLAST、RLAST所有突發長度均定義為 1，相當於WLAST或RLAST值為 1。

B1.1.2 總線寬度

AXI4-Lite 具有固定的資料匯流排寬度，所有交易的寬度都與資料匯流排的寬度相同。
必須是 32 位元或 64 位元。

ARM 預期：

- 大多數元件使用 32 位元接口
- 只需要 64 位元原子存取的元件才使用 64 位元介面。

可以設計一個 64 位元元件供 32 位元主設備訪問，但實作必須確保該元件將所有交易視為 64 位元交易。

筆記

這種互通性可以透過在元件的暫存器對映中包含適合 32 位元主裝置存取的位置來實現。通常，這些位置只會使用資料匯流排的低 32 位元。

B1.1.3 寫入頻閃燈

AXI4-Lite協定支援寫入選通訊號。這意味著可以實現多尺寸暫存器，並且支援需要8位元和16位元存取的記憶體結構。

所有主介面和互連組件必須提供正確的寫入寫入訊號。

任何從屬組件都可以選擇是否使用寫入寫入訊號。允許的選項包括：

- 充分利用寫入閃光燈
- 忽略寫選通訊號，並將所有寫入存取視為使用完整的資料匯流排寬度。
- 偵測不支援的寫入選通組合併提供錯誤回應。

提供記憶體存取的從設備必須完全支援寫選通訊號。記憶體映射中的其他從裝置可能支援更有限的寫選通訊號選項。

從完整 AXI 轉換為 AXI4-Lite 時，AXI4-Lite 上可能會產生所有寫入選通訊號均未置位的寫入事務。允許自動抑制此類事務，但並非強制要求。請參閱B1-131 頁的「[轉換、保護與偵測](#)」部分。

B1.1.4 可選訊號

AXI4-Lite 支援多個未完成的交易，但從設備可以透過適當使用握手訊號來限制這種做法。

AXI4-Lite 不支援 AXI ID。這意味著所有事務必須按順序進行，並且所有存取都使用單一固定的 ID 值。

筆記

AXI4-Lite 從裝置可選地支援 AXI ID 訊號，因此無需修改即可連接到完整的 AXI 介面。請參閱B1-128 頁的「[互通性](#)」部分。

AXI4-Lite 不支援資料交錯，突發長度定義為 1。

B1.2 互通性

本節介紹 AXI 和 AXI4-Lite 主從設備的互通性。表 B1-2列出了所有可能的介面組合，並指出唯一需要特殊考慮的情況是 AXI 主設備連接到 AXI4-Lite 從設備。

表 B1-2 完全 AXI 和 AXI4-Lite 互通性		
掌握	奴隸	互通性
亞十一	亞十一	運作正常。
亞十一	需要 AXI4-Lite AXI ID 反射。	可能需要進行轉換。
AXI4-Lite AXI		運作正常。
AXI4-Lite AXI4-Lite		完全運作正常。

B1.2.1 AXI4-Lite 從設備的橋接需求

如表 B1-2所示，唯一需要特別考慮的互通性情況是將 AXI4-Lite 從介面連接到完整的 AXI 主介面。

此連接需要 AXI ID 反射。AXI4-Lite 從裝置必須在傳回讀取資料或寫入回應時，傳回與交易位址關聯的 AXI ID。這是因為主設備需要傳回的 ID 來正確識別交易回應。

如果實作無法確保 AXI 主介面僅產生 AXI4-Lite 子集中的事務，則需要進行某種形式的適配。請參閱B1-131 頁的「轉換、保護與偵測」部分。

B1.2.2 AXI4-Lite 從裝置的直接連接要求

AXI4-Lite 從裝置可以設計成包含 ID 反射邏輯。這意味著該從設備可以直接在完整的 AXI 連接上使用，無需橋接功能，並且系統能夠保證只有符合 AXI4-Lite 子集規範的事務才能存取該從設備。

筆記

此規範建議 ID 反射邏輯使用AWID而不是WID，以確保與 AXI3 和 AXI4 相容。

B1.3 定義的轉換機制

本節定義了將任何合法的 AXI 交易轉換為可在 AXI4-Lite 元件上使用的要求。
[B1-131 頁的「轉換、保護和偵測」](#)討論了各種可用方法的優缺點。

B1.3.1 轉換規則

轉換要求 AXI 資料寬度等於或大於 AXI4-Lite 資料寬度。如果不是，則必須先將 AXI 資料寬度轉換為 AXI4-Lite 資料寬度。

————— 筆記 —————

AXI4-Lite 不支援 EXOKAY 回應，因此轉換規則不考慮此回應。

從完整 AXI 介面轉換的規則如下：

- 如果交易的突發長度大於 1，則該突發長度將會分割為多個突發長度為 1 的交易。創建交易的數量取決於原始交易的突發長度。
- 在產生突發脈衝串後續節拍的位址時，長度大於 1 的突發脈衝串的轉換必須考慮突發脈衝串的類型。對於 INCR 或 WRAP 突發脈衝串，未對齊的起始位址必須遞增並對齊，才能用於後續節拍。對於 FIXED 突發脈衝串，所有節拍都使用相同的位址。
- 當長度大於 1 的寫入突發被轉換為多個寫入交易時，負責轉換的元件必須為所有產生的交易產生回應，最終合併為一個針對原始突發的回應。任何錯誤響應都是黏性的。也就是說，任何已產生交易的錯誤回應都會被保留，合併後的回應將指示該錯誤。如果同時收到 SLVERR 和 DECERR 回應，則使用先收到的回應進行合併。
- 回覆。
- 如果交易寬度超過目標 AXI4-Lite 介面寬度，則會將其分割為多個寬度與 AXI4-Lite 介面寬度相同的交易。對於起始位址未對齊的事務，分割操作會在與 AXI4-Lite 介面寬度對齊的邊界上進行。
- 當一個寬事務被轉換為多個窄事務時，負責轉換的元件必須合併所有窄事務的回應，以產生原始事務的單一回應。任何錯誤響應都是黏性的。如果同時收到 SLVERR 和 DECERR 回應，則使用先收到的回應作為合併回應。
- 小於 AXI4-Lite 介面的事務將直接傳遞，不會進行轉換。
- 寫入選通訊號直接傳遞，不做任何修改。
- 沒有選通訊號的寫入事務將直接傳遞。

————— 筆記 —————

AXI4-Lite 協定不需要抑制這些交易。

- 所有事務的AxLOCK訊號都會被丟棄。對於一系列鎖定的事務，任何鎖定保證都會失效。但是，事務的鎖定狀態僅在下游仲裁階段才會遺失。對於獨佔序列，AXI 訊號需求意味著任何獨佔寫入存取都必須失敗。
- AxCACHE訊號將被丟棄。所有事務均被視為不可修改且不可緩衝。

————— 筆記 —————

這是可以接受的，因為 AXI 允許將可修改的訪問視為不可修改的訪問，將可緩衝的訪問視為不可緩衝的訪問。

- AxPROT訊號直接傳遞，未經修改。

- WLAST訊號被丟棄。
- RLAST訊號不是必需的，並且在讀取資料通道上的每次傳輸中都被視為已置位。

B1.4 轉換、保護和檢測

如果無法保證主裝置只發出符合 AXI4-Lite 要求的交易，則將 AXI4-Lite 從裝置連接到 AXI4 主裝置需要某種形式的適配。

本節介紹系統設計中可用於輔助元件互通性和系統設計問題偵錯的技術。這些技術包括：

轉換這需要將所有交易轉換為與 AXI4-Lite 要求相容的格式。

保護 這需要檢測任何不合規的交易。不合規的交易將被丟棄，並且向產生該交易的主伺服器傳回錯誤回應。

偵測 這需要觀察任何不符合 AXI4-Lite 要求的交易，並且：

- 通知控制軟體意外訪問
- 允許在硬體介面層級進行存取。

B1.4.1 轉換和保護水平

可以實施不同等級的轉換和保護：

完全轉換

這將轉換所有 AXI 事務，如 [B1-129 頁「定義的轉換機制」](#) 所述。

簡單轉換並保護

這樣可以傳播只需要簡單轉換的交易，但會抑制需要更複雜任務的交易並報告錯誤。

傳播的交易範例包括丟棄一個或多個 AxLOCK 和 AxCACHE。

被丟棄並產生錯誤報告的交易範例包括突發長度或資料寬度轉換。

全面保護

對於所有不符合 AXI4-Lite 要求的交易，抑制並產生錯誤。

B1.4.2 實施注意事項

丟棄事務的保護機制必須提供符合協定的錯誤回應，以防止死鎖。例如，在完整的 AXI 協定中，讀取突發事務需要突發中的每個節拍都對應一個錯誤，並且需要正確置位 RLAST 訊號。

結合檢測和轉換技術，可以實現以下硬體方案：

- 不要阻止意外訪問的發生
- 提供一種機制，用於通知控制軟體意外存取的情況，從而加快調試過程。

在複雜的設計中，將轉換和檢測相結合的優勢在於可以支援未來未預見的用途。例如，在設計時可能認為只有處理器才能對外部裝置的控制暫存器進行編程，但實際上，此外部裝置可能需要由其他裝置（例如 DSP 或 DMA 控制器）進行編程，而這些裝置無法產生所需的精確 AXI4-Lite 存取訊號。

不同方法的優缺點如下：

- 保護措施需要減少閘門數量。
- 轉換確保介面能夠在出現意外存取時正常運作。
- 轉換可以提高軟體從一個系統到另一個系統的可移植性。

- 轉換或許能更有效地利用 AXI 基礎設施。例如，對 FIFO 的寫入操作可以作為一個單獨的突發事件發出，而無需作為一組單獨的事務發出。
- 轉換可以更有效地利用窄鏈路，其中位址和資料有效載荷訊號是共享的。
- 轉換可以為可放置在 AXI4-Lite 介面上的元件提供更大的彈性。透過轉換突發訊號並允許稀疏選通訊號，記憶體可以放置在 AXI4-Lite 上，而無需在意記憶體裝置中進行突發訊號轉換。這本質上是共享突發訊號轉換邏輯。

C 部分

ACE協議規範

C1章 關於ACE

本章概述了系統級一致性以及支援該一致性的ACE協定。本章包含以下幾個部分：

- [一致性概述請見C1-136頁](#)
- [協議概述見C1-138頁](#)
- [頻道概覽請見C1-141頁](#)
- [交易概覽請見C1-146頁](#)
- [C1-150頁上的交易處理](#)
- [ACE規範C1-151頁所需的概念](#)
- [C1-154 頁有協定錯誤。](#)

C1.1 一致性概述

系統級一致性使得系統元件能夠共享內存，而無需軟體執行軟體快取維護來維持快取之間的一致性。

如果兩個元件對相同記憶體位置的寫入操作，所有元件都能以相同的順序觀察到，則稱該記憶體區域是一致的。

- ACE協議能夠實現：
- 跨快取共享資料時需要保持的正確性
 - 具有不同特性的組件交互作用
 - 最大限度重複利用快取數據
 - 高效能與低功耗之間的選擇。

- ACE協定為系統級一致性提供了一個框架。系統設計者可以確定：
- 連貫的記憶範圍
 - 實現一致性擴充的記憶體系統元件
 - 用於系統組件之間通訊的軟體模型。

C1.1.1 ACE修訂

ACE 協定規範的 D 版首次描述了AXI 一致性擴展。

規範的 E 版對 D 版中描述的 ACE 協議規範進行了澄清、提出了建議並增加了新功能。為了保持相容性，使用屬性來聲明新功能。

表 C1-1總結了未聲明值的組件的屬性和預設值。

表 C1-1 聲明系統能力的屬性

財產	描述	預設
Continuous_Cache_Line_Read_Data	指示主伺服器是否需要快取的連續讀取資料回傳。 線路訪問。請參閱C6-236 頁的「連續讀取資料回傳」。	錯誤的
WriteEvict_Transaction	指示元件是否支援 WriteEvict 事務。請參閱C4-211 頁上的WriteEvict部分。	錯誤的
DVM_v8	支援 ARM v8 DVM 訊息。請參閱C12-294 頁上關於 ARMv7 和 ARMv8 的 DVM 訊息支援。	錯誤的

C1.1.2 使用案例

ACE 協定使系統架構師能夠選擇最合適的系統組件間資料共享技術。該協議沒有定義具體的用例，但典型的用例包括：

- 系統組件的協調連接
- 具有非均勻記憶體資源的子系統的一致性連接
- 具有高度最佳化的局部相干系統的組件之間的相干連接
- 相干通訊的過濾
- 支援不同相干性協定（例如 MESI、ESI、MEI 和 MOESI）的組件之間的相干連接
- 對本身不支援一致性的元件進行封裝，使其能夠在一致的系統級設計中有效使用。
- 支援包含多層級快取的快取元件和非快取元件
- 支援以不同粒度儲存一致性資訊的元件，包括快取行粒度和大緩衝區粒度。
- 有助於優化以下方面的實施方案：
 - 系統內的主要互連
 - 多個子系統。

C1.1.3 ACE 術語

[A1-27 頁的術語表](#)介紹了 AXI 和 ACE 規範中使用的術語，並指出：

- 本規範並未定義標準快取術語，如任何快取參考著作中所定義的。
- 術語表定義了規範中使用的術語。

ACE 引入了一些新術語，特別是與快取以及系統主控執行的記憶體操作相關的術語。以下各小節概述了這些術語。本節中列出的術語在適當情況下會連結到相應的術語表定義。

AXI 組件和拓撲

以下術語描述了 AXI4 系統中的元件。其中一些術語更具體地適用於這些元件上的快取：

- [快取主節點](#)、[初始化主節點](#)和[被窺探主節點](#)
- [下游快取](#)、[本地快取](#)、[對等快取](#)和[窺探緩存](#)
- [主記憶體](#)和[Snoop 過濾器](#)。

快取狀態術語

[C1-139 頁的快取狀態模型](#)定義了快取條目的可能狀態。

操作和權限

以下術語與[主組件](#)可以執行的操作以及執行此類操作的權限有關：

- [加載](#)、[推測性讀取](#)和[存儲](#)
- [儲存權限](#)和[更新主記憶體的權限](#)。

時間描述

AXI 規範對「及時」進行了定義。ACE 規範則需要增加「大約同時」的概念。

C1.2 協議概述

本節介紹ACE協議。

C1.2.1 關於ACE協議

ACE 協定擴展了 AXI4 協議，並提供了對硬體一致性快取的支援。ACE 協定的實作方式如下：

- 五狀態快取模型用於定義一致性系統中任何快取行的狀態。快取行狀態確定存取該快取行時需要執行哪些操作。
- 在現有的 AXI4 通道上添加額外的訊號，使新的交易和資訊能夠傳遞到需要硬體一致性支援的位置。
- 當另一個主伺服器存取可能共享的位址位置時，允許與快取的主伺服器進行通訊的其他通道。

ACE協議還提供：

- 屏障交易是指保證系統內交易順序的交易，請參閱[C1-152 頁「屏障」](#)部分。
- 分散式虛擬記憶體(DVM) 功能用於管理虛擬內存，請參閱[分散式虛擬記憶體](#)。見[C1-153頁](#)。

C1.2.2 一致性模型

[圖 C1-1](#)展示了一個包含三個主組件的相干系統範例，每個主組件都帶有一個本地緩存。ACE 協定允許相同記憶體位置的快取副本駐留在一個或多個主元件的本機快取中。




圖 C1-1 相干系統範例

ACE一致性協定透過強制規定每次向某個位址位置儲存資料時，該位置只存在一份副本，來確保所有主設備都能觀察到該位址位置的正確資料值。每次儲存資料到某個位址位置後，其他主裝置都可以取得一份新的資料副本到自己的本機快取中，從而允許存在多份副本。

快取行被定義為若干個按位元組順序尋址的記憶體位置的快取副本，其中第一個位址與快取行的總大小對齊。

無需始終保持主記憶體處於最新狀態。只有當共享快取中不再保存該記憶體位置的副本時，才需要更新主記憶體。

—— 筆記 ——

雖然這不是硬性規定，但在快取副本仍然存在的情況下更新主記憶體也是可以接受的。

ACE 協定使主元件能夠確定快取行是否是特定記憶體位置的唯一副本，或者是否存在同一位置的其他副本，以便：

- 如果快取行是唯一副本，則主元件可以更改快取行的值而無需通知系統中的任何其他主元件。
- 如果某個快取行也可能存在於另一個快取中，則主元件必須使用適當的交易通知其他快取。

C1.2.3 快取狀態模型

為了確定元件存取快取行時是否需要執行操作，ACE 協定定義了快取狀態。每個快取狀態都基於快取行的特徵。

緩存線的特性如下：

有效，無效	有效時，快取行存在於快取中；無效時，快取行不存在於快取中。
獨特，共享	當快取行是唯一的，則它只存在於一個快取中。當快取行是共享的，則它可能存在於多個快取中，但這並不能保證。
乾淨的，髒的	當快取乾淨時，它不負責更新主記憶體。當快取髒時，快取行相對於主記憶體已被修改，此時快取必須確保主記憶體最終得到更新。

圖 C1-2 顯示了 ACE 五狀態快取模型，表 C1-2 (第 C1-140 頁) 提供了有關每個狀態的更多資訊。




圖 C1-2 ACE 快取狀態模型

表 C1-2 ACE 快取狀態

狀態	縮寫說明
無效的	此快取中不存在該快取行。
UniqueClean UC	以下規則適用於處於 UniqueClean 狀態的快取行： - 快取行僅保存在此快取中，並且相對於主快取未進行任何修改。 - 元件可以執行儲存到快取行的操作，而無需通知其他快取。
UniqueDirtyUD	以下規則適用於處於 UniqueDirty 狀態的快取行： - 快取行僅保存在此快取中 - 快取行相對於主記憶體已被修改，該快取必須確保這些變更隨後通知主記憶體。 - 元件可以對快取行執行後續儲存操作，而無需通知其他快取。
SharedClean SC	以下規則適用於處於 SharedClean 狀態的快取行： - 緩存行可能與其他快取共享 - 目前尚不清楚快取行是否相對於主記憶體進行了修改，但該元件不負責更新主記憶體。 - 元件在向快取行執行儲存操作之前，必須通知其他快取。
共用髒 SD	以下規則適用於處於 SharedDirty 狀態的快取行： - 緩存行可能與其他快取共享 - 快取行相對於主記憶體已被修改，該快取必須確保這些變更隨後通知主記憶體。 - 元件在向快取行執行儲存操作之前，必須通知其他快取。

快取狀態規則

適用於快取狀態的規則如下：

- 處於唯一狀態的行只能存在於一個快取中。
- 如果一行資料存在於多個快取中，則它在每個快取中都必须處於共享狀態。
 - 當快取取得一行資料的新副本時，其他也擁有該行資料副本且可能將該行資料置於唯一狀態的快取必須收到通知，將該行資料置於共用狀態。
 - 當快取丟棄某行資料的副本時，無需通知其他也持有該行資料的快取。這意味著處於共享狀態的某行資料可能僅存在於一個快取中。
- 相對於主記憶體已更新的行，在一個快取中必須處於髒狀態。
- 相對於主記憶體已更新且存在於多個快取中的行必須處於髒狀態，僅在一個快取中。

C1.3 通道概述

本節介紹ACE協定提供的訊號，並在適當情況下描述它們與現有AXI4通道的關係。ACE協定定義了：

- 對現有 AXI4 頻道的訊號，請參閱“對現有 AXI4 頻道的變更”。
- ACE特異性通道上的訊號傳導，請參閱ACE定義的其他通道。
- 確認訊號，請參閱C1-142 頁的「確認訊號」。

C1-143 頁的頻道使用範例給出了 ACE 訊號的使用範例。

C1.3.1 對現有 AXI4 頻道的更改

表 C1-3顯示了現有 AXI4 頻道上提供的 ACE 訊號。

表 C1-3 現有 AXI4 頻道上提供的 ACE 訊號			
AXI4通道訊號		來源描述	
讀取位址	ARDOMAIN[1:0]主控		請參閱C2-156 頁的「讀取位址通道 (AR) 訊號」。
	ARSNOOP[3:0]	掌握	
	ARBAR[1:0]	掌握	
寫入位址	AWDOMAIN[1:0]主控		請參閱C2-156 頁上的「寫入位址通道 (AW) 訊號」。
	AWSNOOP[2:0]主控		
	AWBAR[1:0]	掌握	
	AWUNIQUEa	掌握	
讀取數據	RRESP[3:2]	奴隸	請參閱C2-156 頁的「讀取資料通道 (R) 訊號」。

a.只有支援 WriteEvict 事務的元件才需要AWUNIQUE訊號。

筆記

寫入資料通道或寫入回應通道上沒有其他訊號。

C1.3.2 ACE定義的其他頻道

支援三個新通道，分別是窺探地址通道、窺探資料通道和窺探響應通道。

窺探位址 (AC) 頻道是快取主控器的輸入，它提供窺探事務的位址和相關控制資訊。

窺探回應 (CR) 通道是快取主伺服器的輸出通道，用於回應窺探事務。每個窺探事務都關聯著一個回應。窺探反應指示是否預期在 CD 頻道上進行關聯的資料傳輸。

窺探資料 (CD) 通道是一個可選的輸出通道，用於將窺探資料從主伺服器傳遞出去。通常，當被窺探的主伺服器擁有可供傳回的資料副本時，就會發生這種情況，例如在讀取或清除窺探事務中。

表 C1-4顯示了 ACE 特定通道上提供的訊號。

表 C1-4 ACE 特異性通道提供的 ACE 訊號			
ACE特異性通道	訊號	來源	描述
Snoop 位址ACVALID		奴隸	請參閱C2-157 頁上的Snoop 位址通道 (AC) 訊號。
	已經	掌握	
	ACADDR[ac-1:0]a從屬		
	ACSNOOP[3:0]	奴隸	
	ACPROT[2:0]	奴隸	
Snoop 回覆CRVALID		掌握	請參閱C2-157 頁上的Snoop 回應通道 (CR) 訊號。
	CRREADY	奴隸	
	CRRESP[4:0]	掌握	
Snoop 數據	CDVALID	掌握	請參閱C2-158 頁上的Snoop 資料通道 (CD) 訊號。
	CDREADY	奴隸	
	CDDATA[cd-1:0]b主控		
	CDLAST	掌握	

- a. ac 是窺探位址匯流排的寬度。
- b. cd 是窺探資料匯流排的寬度。

C1.3.3 確認訊號

ACE 支援兩種額外的確認訊號。這些訊號表示主設備已完成讀取或寫入事務。

表 C1-5顯示了確認訊號。

表 C1-5 ACE 讀寫確認訊號		
訊號	來源	描述
架子	掌握	請參閱C2-159 頁的「讀取確認訊號」。
怪人	掌握	請參閱C2-159 頁的“寫入確認訊號”

C1.3.4 頻道使用範例

本節描述了在執行載入和儲存操作時如何使用 ACE 通道的不同範例。具體內容包括：

- [從共享位置執行載入操作](#)
- [將門市營運活動轉移到共享地點。](#)

從共享位置執行載入操作

以下過程是一個主元件從共用位址位置載入資料的範例，其中主元件的本機快取中還沒有該位置的副本：

1. 主組件在讀取位址通道上發出讀取事務。
2. 互連透過監聽位址通道將共用位址傳遞給其他可以持有該位置副本的快取主元件，從而確定是否存在其他快取持有該位置的副本。在此上下文中，這些是被監聽的主元件。
3. 現在發生以下情況之一：
 - 如果任何被監聽的主元件持有請求的快取行，則它應透過以下方式表明這一點：
 - 在 Snoop 回應頻道上回應
 - 透過窺探資料通道向互連提供資料。
 - 然後，互連將資料及其相關回應提供給讀取資料通道上的發起主元件。
 - 如果沒有被監聽的主元件持有請求的快取行：
 - 互連元件發起向主記憶體的事務，有效地將事務從發起事務的主元件傳遞出去。
 - 讀取的資料透過讀取資料通道傳回給主設備，與標準情況相同。
 - 交易。
4. 主組件使用RACK訊號指示交易已完成。

———— 筆記 ————

如果發起主控單元和被窺探快取單元都不負責在稍後某個時間點將髒快取行寫回主內存，則互連單元可能必須在將資料傳遞給發起主控單元的同時，將資料寫回主記憶體。

如果發生這種情況，則互連必須產生交易位址並寫入從被窺探的主元件傳回的髒資料。

有關更多信息，請參閱[C1-146 頁上關於從共享位置執行加載操作的事務](#)。

在可共享地點執行門市運營

當主元件將資料儲存到可共用位置的快取行時，它會刪除該快取行的所有其他副本。這確保了主元件在執行儲存操作時擁有該快取行的唯一副本。當對應的快取主元件隨後讀取該快取行時，該位置的快取行新值會傳播到其他快取。

本節內容包括：

- [C1-144 頁上部分快取行的儲存操作](#)
- [C1-144 頁上整個快取行的儲存操作](#)
- [儲存操作，其中快取行已快取在 C1-145 頁](#)
- [C1-145頁上的店鋪營運重疊。](#)

有關更多信息，請參閱[C1-147 頁上的“對共享位置執行存儲操作的交易”](#)和[C1-147 頁上的“在不需要緩存副本時訪問共享位置的交易所”](#)。

部分快取行的儲存操作

僅儲存部分快取行的主元件必須在執行儲存操作之前取得該快取行的目前副本。例如：

1. 發起主元件取得快取行的預先儲存形式，並透過在讀取位址通道上發出 ReadUnique 交易來要求刪除其他副本。
2. 互連將交易傳遞給窺探位址通道上的其他快取。
3. 在適用情況下，被監聽的主元件會使用監聽回應通道回應事務，以表示其擁有所要求的快取行。它還會使用監聽資料通道將該快取行提供給互連。
4. 互連透過讀取資料通道將快取行連同回應一起傳遞給發起主設備。

筆記

如果在窺探過程中未找到快取行的副本，則會執行主記憶體讀取操作。然後，互連線會將快取行及其回應透過讀取資料通道傳遞給發起讀取操作的主元件。

-
5. 主組件執行儲存操作，並使用RACK訊號指示交易已完成。

筆記

雖然快取行保持唯一性，但無需將交易廣播到其他快取即可執行載入和儲存操作。

對整個快取行執行儲存操作

儲存整個快取行的主元件無需先儲存快取行之前獲取資料。

例如，序列如下：

1. 發起主元件透過在讀取位址通道上發出 MakeUnique 事務來請求快取行的唯一副本。這將刪除快取行的所有其他副本。
2. 互連將交易傳遞給窺探位址通道上的其他快取。
3. 被窺探的主元件使用窺探回應通道來回應事務，以表示快取行已成功刪除。
4. 使用讀取資料通道向發起主組件提供回應。

筆記

只有響應欄位有效。不會進行資料傳輸。

-
5. 主組件執行儲存操作，並使用RACK訊號指示交易已完成。

儲存操作，其中快取行已被緩存

對於已經擁有快取行共享副本的主元件，一個範例儲存序列如下：

1. 發起主元件透過在讀取位址通道上發出 CleanUnique 交易來請求快取行的唯一副本。這將刪除快取行的所有其他副本，並將任何髒副本寫入主記憶體。

————— 筆記 —————

此事務不會將快取行傳回給發起事務的主元件。

—————
2. 互連元件透過窺探位址通道將交易傳遞給其他快取。被窺探的主元件使用窺探回應通道回應事務，以指示：
 - 快取行已成功移除
 - 互連是否必須將髒快取行寫入主記憶體。
3. 如果正在將髒快取行寫入主內存，則相應的被監聽主設備會使用監聽資料通道將該髒快取行提供給互連設備。然後，互連設備會建構事務，將該髒快取行寫回主記憶體。
4. 使用讀取資料通道向發起主組件提供回應。

————— 筆記 —————

只有響應欄位有效。不會進行資料傳輸。

—————
5. 主組件執行儲存操作，並使用 RACK 訊號指示交易已完成。

重疊的門市運營

如果兩個主元件嘗試同時對相同快取行執行共用儲存操作，則互連機制決定交易發生的順序。本節採用以下約定：

- 主控元件 1 是互連繫統選擇首先執行的元件。
- 主控 2 是互連選擇第二個執行的元件。

Master 1 依照 [C1-143 頁中「對共享位置執行商店操作」](#) 部分所述進行操作。

主設備 2 使用其監聽埠觀察主設備 1 的儲存操作，並適用下列規則：

- 如果主設備 2 需要數據，它會在自己的交易完成後收到數據，然後就可以像往常一樣繼續進行自己的商店操作。
- 如果主節點 2 正在執行完整的快取行儲存操作，那麼當它觀察到與主節點 1 儲存作業相關的窺探交易時，它會刪除所有原始資料副本。但是，當主節點 2 本身的交易完成後，它就可以繼續執行自己的完整快取行儲存操作。
- 如果主伺服器 2 執行部分行儲存操作，且原本已擁有快取行的副本，因此無需請求資料副本，則需要特殊處理。在這種情況下，當主伺服器 2 觀察到與主伺服器 1 儲存作業相關的窺探事務時，它必須刪除其原始資料副本。主伺服器 2 的事務完成後，可以採取下列選項之一：

為了使主伺服器 2 在其快取中保留快取行，它必須發出新的交易來請求副本。
這些數據使其能夠完成商店操作。

主節點 2 可以對主記憶體執行部分行寫入操作，確保該行資料正確更新，但主節點不會在其快取中保留該快取行的副本。若要稍後存取該快取行，則必須再次取得資料。

有關更多信息，請參閱 [C6-235 頁上的“排序交易”](#)。

C1.4 交易概覽

本節介紹不同的事務類型，並提供有關事務的使用時機以及各個系統組件所需行為的資訊。本節內容包括：

- [非窺探性交易](#)
- [連貫的交易](#)
- [C1-147 頁的記憶體更新事務](#)
- [C1-148 頁的快取維護事務](#)
- [C1-148 頁的Snoop 交易](#)
- [C1-148頁的障礙交易](#)
- [C1-149頁上的分散式虛擬記憶體事務。](#)

C1.4.1 非窺探性交易

非窺探事務用於存取其他主元件快取中不存在的記憶體位置。這些事務不會觸發窺探事務，並且用於下列事務類型：

- 不可共享
- 裝置。

提供了兩種非窺探交易形式：ReadNoSnoop 和 WriteNoSnoop。

————— 筆記 —————

在一致性框架下，ReadNoSnoop 和 WriteNoSnoop 事務也分別稱為讀取事務和寫入事務。使用擴充名稱可以區分此類事務與更通用的讀取或寫入事務。

C1.4.2 連貫的交易

一般來說，一致性事務用於存取可共享位址位置，這些位置可能保存在其他元件的一致性快取中。

從共享位置執行載入操作的事務

當主伺服器需要從共享記憶體區域中的某個位置執行載入操作時，可以使用下列窺探事務，所有這些事務都允許快取行的目前持有者保留其副本：

ReadClean ReadClean 事務表明，請求讀取的主元件只能接受乾淨的快取行，也就是說，它不能承擔後續必須寫回記憶體的髒快取行的責任。通常，ReadClean 交易由那些無法接受髒快取行或具有直寫式快取的主元件使用。

ReadNotSharedDirty事務表示請求讀取的主設備可以接受 SharedDirty 狀態以外的任何行。這意味著該行可以作為乾淨行（唯一或共用）傳遞，也可以作為唯一且已更改的行傳遞。

已讀共享 ReadShared 交易表示要求讀取的主元件可以接受處於任何狀態的快取行。

對於每項此類事務，被窺探的快取允許將快取行標記為髒數據，即使請求該快取行的主元件無法接受。在這種情況下，互連負責將該髒資料行寫回主記憶體。

如果接收到此類窺探事務的快取擁有資料副本，則本規範建議快取提供資料以完成窺探事務。互連必須將資料傳回發起窺探事務的主元件。

如果提供資料的快取最初將該行保存為唯一狀態，那麼為了保留副本，操作後必須將該快取行移至共享狀態。

用於執行門市營運的交易，以及共享位置

當主伺服器需要對共享記憶體區域中的某個位置執行儲存操作時，可以使用下列事務，所有這些事務都能確保在儲存作業發生時該位置不存在其他副本：

讀取唯一值	當主元件執行部分快取行儲存（即僅儲存快取行的部分位元組）且本身尚無該快取行副本時，會使用 ReadUnique 交易。ReadUnique 交易會取得資料副本並確保不存在其他副本。
CleanUnique	當主元件執行部分快取行儲存操作，且本身已擁有該快取行的副本時，會使用 CleanUnique 交易。CleanUnique 交易會移除該快取行的所有其他副本，但如果發現某個快取行處於髒狀態，則該交易會確保將該髒快取行寫入主記憶體。
創造獨特	主組件在執行完整快取行儲存時會使用 MakeUnique 事務。MakeUnique 事務會使快取行的所有其他副本失效。

當不需要快取副本時，存取共享位置的交易

當主設備需要存取共享記憶體位置，但發出請求的主設備不打算保留該位址的快取副本時（可能是因為它不想分配該快取行，也可能是因為它沒有快取），可以使用以下事務：

ReadOnce主元件使用 ReadOnce 事務來取得它不負責維護的資料快照。

需要複製到其快取中。對於 ReadOnce 事務，如果提供資料的快取將快取行保持為 Unique 狀態，則在 ReadOnce 事務之後無需將該快取行變更為 Shared 狀態。

寫出獨一無二的

WriteUnique 交易可用於在發出寫入交易之前刪除快取行的所有副本。WriteUnique 交易可用於寫入完整或部分快取行，並確保在執行寫入交易之前將髒資料寫入記憶體。

WriteLineUnique

WriteLineUnique 交易可用於在發出寫入交易之前刪除快取行的所有副本。WriteLineUnique 交易只能在寫入完整快取行時使用，即交易會寫入快取行中的所有位元組。

筆記

與其他存取共享記憶體的交易所不同，主元件發出的 ReadOnce 和 WriteUnique 交易不需要佔用完整的快取行大小。但是，WriteLineUnique 交易必須佔用完整的快取行大小。

C1.4.3 記憶體更新事務

以下交易用於更新主記憶體：

主元件快取使用回寫（WriteBack）交易將髒快取行寫回主內存，以釋放該快取行，以便將其用於其他位址。主元件不會保留該快取行的副本。

WriteClean主元件快取使用 WriteClean 交易將髒行寫入主內存，而允許主組件保留快取行的副本。

WriteEvict事務可用於清除乾淨的快取行。該事務用於寫入

將快取移至快取層次結構的較低級別，例如 L3 快取或系統級快取。WriteEvict 事務無需更新主記憶體。

驅逐

主元件使用驅逐事務來指示從其本地快取中驅逐的主動行的位址，前提是不需要更新主記憶體。此事務允許追蹤特定元件中的快取行，並可用於建立窺探過濾器等應用程式。驅逐事務不涉及資料傳輸。

筆記

WriteBack、WriteClean、WriteEvict 和 Evict 交易不會導致其他快取的窺探交易。其他快取無需知道快取行是否已寫入主記憶體。WriteBack、WriteClean、WriteEvict 和 Evict 交易的序列化方式與其他窺探事務不同。

C1.4.4 快取維護事務

主元件使用廣播快取維護事務來存取和維護系統中其他主元件的快取。具體來說，快取維護事務使主元件能夠查看載入和儲存操作對系統快取的影響，而這些快取通常無法透過其他方式存取。此過程通常稱為軟體快取維護。廣播快取維護操作還可以傳播到下游緩存，從而允許維護系統中的所有快取。

筆記

發起快取維護事務的主元件也負責對其自身的本機快取執行相應的操作。

以下事務用於維護快取：

CleanShared主元件使用 CleanShared 交易對快取執行清理作業。

系統中的其他組件。如果一個被窺探的快取包含髒快取行，並且該快取行收到了 CleanShared 事務，則它必須提供該快取行，以便將該快取行寫入主記憶體。被窺探的快取可以保留其本機快取行副本。

CleanInvalid 事務：主元件使用 CleanInvalid 事務對系統中其他元件的快取執行清理和失效操作。如果被窺探的快取包含一個乾淨的快取行，並且收到 CleanInvalid 事務，則它必須刪除其本地的該快取行副本。如果被窺探的快取包含一個髒的快取行，並且收到 CleanInvalid 事務，則它必須提供該快取行，以便將其寫入主記憶體，並刪除其本地的該快取行副本。

MakeInvalid主元件使用 MakeInvalid 交易對元件執行失效操作。

系統中其他組件的快取。如果被窺探的快取收到 MakeInvalid 事務，它必須刪除其本機副本，但即使快取行已損壞，它也不需要提供任何資料。

C1.4.5 Snoop交易

窺探事務是指使用窺探位址、窺探回應和窺探資料通道的事務。窺探事務是一致性事務和快取維護事務的子集。

C1.4.6 障礙交易

ACE 協議支援屏障交易，用於提供關於系統中交易的排序和觀察的保證。

支援以下幾種類型的障礙物：

- 記憶體屏障
- 同步障礙。

主組件發出記憶體屏障，以確保如果相應域中的另一個主組件能夠觀察到屏障之後的任何事務，則它必須能夠觀察到屏障之前的每個事務。

主組件發出同步屏障，以確定特定域中的所有主組件何時都能觀察到屏障之前發出的所有交易。某些同步屏障還要求，屏障事務之前發出的所有事務必須在屏障完成之前到達目標從組件。

更多資訊請參閱C8章「障礙交易」。

C1.4.7 分散式虛擬記憶體事務

分散式虛擬記憶體(DVM) 事務用於虛擬記憶體系統維護，通常在分散式虛擬記憶體系統內的元件之間傳遞訊息。

有關更多信息，請參閱第 C12 章“分散式虛擬記憶體事務”。

C1.5 交易處理

當主元件發出交易時，一致性訊號會指示該交易是否指向可由多個元件共享的記憶體位置，因此是否需要一致性支援。

通常情況下，交易處理流程如下：

1. 發起主組件發出交易。
2. 根據是否需要一致性支持，有兩種方法：
 - 根據所使用的位址解碼方案，事務將直接傳遞給從屬元件。
 - 該事務被傳遞給互連中的一致性支援邏輯。
3. 將交易與其他主組件的後續事務進行一致性檢查，以確保正確的處理順序。
4. 互連決定了所需的窺探交易。
5. 每個接收到窺探事務的快取主伺服器都必須提供窺探回應。某些主伺服器可能會提供窺探資料以完成窺探事務。
6. 互連電路決定是否需要存取主記憶體。
7. 互連裝置收集窺探回應和任何所需資料。
8. 發起主組件完成交易。